微機(jī)原理與接口技術(shù)第4章微機(jī)存儲(chǔ)器.ppt

微機(jī)原理與接口技術(shù),第 4 章 微機(jī)存儲(chǔ)器,教案,第 4 章 微機(jī)存儲(chǔ)器,4.1 半導(dǎo)體存儲(chǔ)器 4.2 存儲(chǔ)器與系統(tǒng)的連接 4.3 現(xiàn)代存儲(chǔ)器體系結(jié)構(gòu) 習(xí)題例,半導(dǎo)體存儲(chǔ)器的性能指標(biāo),由于半導(dǎo)體存儲(chǔ)器具有集成度高、功耗低、可靠性好、存取速度快、成本低等優(yōu)點(diǎn)，是構(gòu)成存儲(chǔ)器的最主要的器件。 存儲(chǔ)容量：存儲(chǔ)器容量是數(shù)據(jù)存儲(chǔ)能力的指標(biāo)，以字節(jié)為單位編址，存儲(chǔ)器容量用最大字節(jié)數(shù)描述。 存取速度：存儲(chǔ)器存取速度用最大存取時(shí)間或存取周期描述。存儲(chǔ)器存取時(shí)間定義為從接收到存儲(chǔ)單元的地址碼開始，到它取出或存入數(shù)據(jù)為止所需時(shí)間（單位為納秒, ns）。 功耗：功耗用存儲(chǔ)單元功耗（W/單元），或存儲(chǔ)芯片功耗（mW/芯片）描述。功耗指標(biāo)也涉及到到芯片集成度。 可靠性：可靠性是指存儲(chǔ)器對(duì)電磁場(chǎng)、溫度等外界變化因素的抗干擾能力，一般用平均無故障時(shí)間描述。,半導(dǎo)體存儲(chǔ)器的分類,常用半導(dǎo)體存儲(chǔ)器件的特點(diǎn),雙極型RAM：存取速度快，與MOS型RAM相比集成度低、功耗大、成本高。 MOS型RAM：制造工藝簡(jiǎn)單、集成度高、功耗低、價(jià)格便宜，存取速度不及雙極型RAM。靜態(tài)RAM（SRAM）以雙穩(wěn)態(tài)觸發(fā)器做基本存儲(chǔ)電路，集成度較高。動(dòng)態(tài)RAM （DRAM）利用電容電荷存儲(chǔ)信息，需附加刷新電路，采用的元件比靜態(tài)RAM少，集成度更高，功耗更小。DRAM優(yōu)于SRAM。 EPROM：是可用紫外線進(jìn)行（脫線）擦除，用編程器固化信息的ROM。EPROM可以多次改寫，但編程速度較慢。 E2PROM：是可用特定電信號(hào)進(jìn)行（在線）擦除和編程的ROM。 E2PROM比EPROM使用方便，但存取速度較慢，價(jià)格也較高。 快擦寫存儲(chǔ)器：在E2PROM基礎(chǔ)上發(fā)展的，比E2PROM擦除和改寫速度快得多。,基本存儲(chǔ)電路,半導(dǎo)體存儲(chǔ)器芯片是把成千上萬個(gè)基本存儲(chǔ)電路以矩陣陣列的組織形式（稱為存儲(chǔ)體）集成在數(shù)平方厘米上的大規(guī)模集成電路。 基本存儲(chǔ)電路是存儲(chǔ)一位二進(jìn)制信息的電路，由一個(gè)具有兩個(gè)穩(wěn)定狀態(tài)（“0”和“1”）的電子元件組成。,六管靜態(tài)基本存儲(chǔ)電路 單管動(dòng)態(tài)基本存儲(chǔ)電路,存儲(chǔ)芯片的基本組成,（以靜態(tài)存儲(chǔ)器為例） 半導(dǎo)體存儲(chǔ)器芯片通常由存儲(chǔ)矩陣、單元地址譯碼、數(shù)據(jù)緩沖/驅(qū)動(dòng)和讀/寫控制邏輯四部分組成。 存儲(chǔ)器芯片的引腳主要有存儲(chǔ)單元地址線Am-1A0 、數(shù)據(jù)線Dn-1D0 、片選通線CS（CE）、讀/寫控制線OE和WE等。,存儲(chǔ)器芯片的容量表示,存儲(chǔ)器芯片的容量表示： 存儲(chǔ)芯片的單元數(shù)單元位數(shù) 例如，1 K4 8 K1 16K8 存儲(chǔ)器芯片組成存儲(chǔ)器的芯片數(shù)計(jì)算： 存儲(chǔ)器字節(jié)數(shù) 8 芯片單元數(shù) 芯片位數(shù) 例如，設(shè)計(jì)一個(gè)64KB的RAM存儲(chǔ)器: 若用靜態(tài)RAM 6116（2K8）芯片組成，則 64/21=32 片; 若用動(dòng)態(tài)RAM 2116（16K1）芯片組成，則 64/168=32片，32片分成4組，每組8片。,常用存儲(chǔ)器芯片的組成特性,數(shù)據(jù)線的連接： 存儲(chǔ)器芯片的數(shù)據(jù)端Dn-1D0可以直接和系統(tǒng)數(shù)據(jù)總線（DB）相應(yīng)的數(shù)據(jù)位掛接起來。 地址線的連接： 存儲(chǔ)器芯片的地址端Am-1A0可以直接和系統(tǒng)地址總線（AB），從A0開始的低位地址部分相應(yīng)的地址線掛接起來。,數(shù)據(jù)線、地址線的連接,讀/寫控制線的連接,CPU讀/寫操作控制信號(hào)(M/IO，RD和WR)進(jìn)行邏輯組合，產(chǎn)生存儲(chǔ)器讀MEMR和存儲(chǔ)器寫MEMW信號(hào)，分別接存儲(chǔ)器芯片的讀允許OE信號(hào)和寫允許WE信號(hào) 。,當(dāng)單個(gè)存儲(chǔ)器芯片的容量不能滿足存儲(chǔ)器容量要求時(shí)，需要用多個(gè)存儲(chǔ)器芯片組合，以擴(kuò)充存儲(chǔ)器的容量。 擴(kuò)充存儲(chǔ)器容量的連接方法： 位擴(kuò)充擴(kuò)充存儲(chǔ)單元（字節(jié)）的數(shù)據(jù)位數(shù)。 （芯片的單元位數(shù)為1位或4位時(shí)，需做位擴(kuò)充。） 字節(jié)擴(kuò)充擴(kuò)充存儲(chǔ)單元的字節(jié)個(gè)數(shù)。 （芯片的單元數(shù)小于存儲(chǔ)器字節(jié)數(shù)時(shí)，需做字節(jié)擴(kuò)充。）,存儲(chǔ)器容量的擴(kuò)充,位擴(kuò)充連接示意圖,字節(jié)擴(kuò)充連接示意圖, CPU對(duì)存儲(chǔ)單元的尋址必須要保證其尋址惟一性。 存儲(chǔ)器單元尋址分兩級(jí)進(jìn)行： 1. 根據(jù)片選地址碼，通過存儲(chǔ)器芯片外部譯碼電路，產(chǎn)生存儲(chǔ)器芯片選通信號(hào)（CS）； 2. 在片選信號(hào)有效的前提下，根據(jù)片內(nèi)地址碼由芯片內(nèi)部譯碼電路，產(chǎn)生片內(nèi)尋址，選中該芯片中（惟一的）一個(gè)存儲(chǔ)單元。 產(chǎn)生存儲(chǔ)器片選信號(hào)的方法： 線選譯碼法 局部（部分）譯碼法 全局（完全）譯碼法,片選信號(hào)的產(chǎn)生,片選信號(hào)的譯碼電路例,存儲(chǔ)器設(shè)計(jì)應(yīng)用例,用8K4位的RAM存儲(chǔ)芯片和8K8 位的ROM存儲(chǔ)芯片，組成8KB RAM和16KB ROM的存儲(chǔ)器。 RAM存儲(chǔ)器地址：0000H1FFFH; ROM存儲(chǔ)器地址：C000HFFFFH。 設(shè)計(jì)存儲(chǔ)器與系統(tǒng)數(shù)據(jù)總線D7D0、地址總線A15A0，譯碼電路和讀/寫控制線的連接。,存儲(chǔ)器應(yīng)用例圖,微機(jī)內(nèi)存儲(chǔ)器組織,微機(jī)內(nèi)存空間結(jié)構(gòu)由多個(gè)模塊（板）構(gòu)成內(nèi)存儲(chǔ)器空間。,存儲(chǔ)器模塊/板結(jié)構(gòu),IBM PC微機(jī)內(nèi)存空間分配,微機(jī)存儲(chǔ)器設(shè)計(jì)要點(diǎn), 芯片的選擇（類型、存儲(chǔ)容量、存取速度） 總線的負(fù)載（需要時(shí)增加緩沖/驅(qū)動(dòng)器） 速度的匹配（需要時(shí)設(shè)計(jì)“READY” 電路） 地址的分配（實(shí)現(xiàn)分級(jí)地址譯碼） 必須保證對(duì)存儲(chǔ)單元尋址的惟一性,高性能微機(jī)系統(tǒng)的高速度、大容量、低價(jià)格是評(píng)價(jià)存儲(chǔ)器性能和存儲(chǔ)體系設(shè)計(jì)主要的三大指標(biāo)。 提高存儲(chǔ)器體系性能的三大技術(shù)： 提高信息吞吐量的 多體存儲(chǔ)器（并行主存）結(jié)構(gòu) 提高CPU訪存速度的 高速緩沖存儲(chǔ)器（ Cache ） 擴(kuò)大編程邏輯空間的 虛擬存儲(chǔ)器（Virtual Memory）,現(xiàn)代存儲(chǔ)器技術(shù),微機(jī)存儲(chǔ)器體系結(jié)構(gòu),并行主存儲(chǔ)器結(jié)構(gòu),存儲(chǔ)器的操作，如果一次只訪問一個(gè)存儲(chǔ)字，其存取速度成為限制微機(jī)系統(tǒng)速度提高的瓶頸問題。 多體存儲(chǔ)器結(jié)構(gòu)（并行主存儲(chǔ)器）結(jié)構(gòu)，是高速流水型微機(jī)典型的主存結(jié)構(gòu)。 并行主存儲(chǔ)器的基本原理：采用字長(zhǎng)w位的n個(gè)容量相同的存儲(chǔ)器，并行連接組成一個(gè)更大的存儲(chǔ)器（多體）。多體存儲(chǔ)器在一個(gè)存取周期內(nèi)并行存取n個(gè)字，即在單位時(shí)間內(nèi)存儲(chǔ)器提供的信息量擴(kuò)大了n倍，有效地提高了單位時(shí)間內(nèi)信息的吞吐率。 并行主存儲(chǔ)器結(jié)構(gòu)： 單體多字并行主存 多體交叉存取并行主存,單體多字并行主存結(jié)構(gòu),單體多字并行主存結(jié)構(gòu)是多個(gè)并行存儲(chǔ)器共用一套地址寄存器和地址譯碼器，多個(gè)字使用同一個(gè)地址編碼并行訪問各自對(duì)應(yīng)存儲(chǔ)單元，這樣CPU每訪問一個(gè)地址就可以同時(shí)讀/寫多個(gè)存儲(chǔ)字。 單體多字并行主存結(jié)構(gòu)示意圖,高速緩沖存儲(chǔ)器,現(xiàn)代存儲(chǔ)器系統(tǒng)是用靜態(tài)RAM組成一個(gè)小容量存儲(chǔ)器，稱為高速緩沖存儲(chǔ)器（Cache）；用動(dòng)態(tài)RAM（DRAM）組成大容量的主存儲(chǔ)器，構(gòu)成一個(gè)兩級(jí)存儲(chǔ)器結(jié)構(gòu)，既Cache主存結(jié)構(gòu)。 Cache位于主存與微處理器之間，其容量一般為（832）KB。高檔微處理器（如，80486，Pentium ）甚至在微處理器芯片內(nèi)又集成了Cache，形成了兩級(jí)Cache結(jié)構(gòu)。,Cache存儲(chǔ)系統(tǒng)基本結(jié)構(gòu),Cache地址映像方法,應(yīng)用某種函數(shù)把主存地址映像到Cache中定位，稱作Cache地址映像。 當(dāng)主存信息按這種映像關(guān)系裝入Cache后，訪問主存的地址應(yīng)變換為相應(yīng)的Cache地址。要能實(shí)現(xiàn)這一點(diǎn)，將主存和Cache的存儲(chǔ)空間劃分成若干大小相同的頁（或稱塊）。由于主存空間大，Cache空間小，因此，必須讓Cache的一個(gè)頁與主存的若干個(gè)頁相對(duì)應(yīng)，即若干主存地址將映射成同一個(gè)Cache地址。 Cache地址映像方式： 直接映像、全相聯(lián)映像、組相聯(lián)映像,Cache替換策略,先進(jìn)先出（FIFO）策略 FIFO按調(diào)入Cache的先后決定淘汰的順序，即在需要更新時(shí)，總是淘汰最先調(diào)入Cache的頁。這種方法容易實(shí)現(xiàn)，系統(tǒng)開銷（為實(shí)現(xiàn)替換算法而系統(tǒng)花費(fèi)的時(shí)間）少，但不一定合理。因?yàn)橛行╉撾m然調(diào)入較早，但仍可能在使用。 近期最少使用（LRU）策略 為Cache的各頁建立一個(gè)LRU（Least Recently Used）表，隨時(shí)記錄它們的調(diào)用情況。當(dāng)需要替換時(shí)，將在最近一段時(shí)間內(nèi)使用最少的頁予以替換。顯然，這是按調(diào)用頻繁程度決定淘汰的順序，比較合理，Cache的訪問命中率較高。但是比FIFO策略復(fù)雜，系統(tǒng)開銷稍大。,虛擬存儲(chǔ)器,虛擬存儲(chǔ)器（Virtual Memory）是建立在主存輔存物理結(jié)構(gòu)基礎(chǔ)之上，由負(fù)責(zé)主存輔存之間信息調(diào)度的硬件裝置存儲(chǔ)管理部件（MMU）和操作系統(tǒng)的存儲(chǔ)管理軟件所組成的一種存儲(chǔ)體系層次。 主存輔存存儲(chǔ)系統(tǒng)對(duì)于應(yīng)用者來說，好像有一個(gè)比實(shí)際主存大得多的，可使編程空間不受限制的虛（主）存空間存在，并可用接近主存的速度在這個(gè)虛擬存儲(chǔ)器上運(yùn)行。,虛擬存儲(chǔ)器地址的轉(zhuǎn)換,虛擬存儲(chǔ)器采用軟件和硬件的綜合技術(shù)，將主存和輔存的地址空間統(tǒng)一編址，用戶采用虛地址（邏輯地址）分模塊進(jìn)行編程。 虛地址對(duì)應(yīng)的存儲(chǔ)空間稱為虛存空間（如，Pentium微機(jī)的虛存空間為64TB，主存空間為64GB ）。 實(shí)際的主存（物理）地址稱為實(shí)地址。 虛地址轉(zhuǎn)換為對(duì)應(yīng)的實(shí)地址是MMU的核心管理內(nèi)容。 虛擬存儲(chǔ)器一般有頁式、段式、段頁式 三種管理方式。,習(xí)題4.2，習(xí)題4.3,4.2 8086/8088系統(tǒng)為最小模式，當(dāng)從存儲(chǔ)器20000H地址單元讀取一個(gè)字節(jié)數(shù)據(jù)時(shí)，給出對(duì)存儲(chǔ)器的控制信號(hào)和它們的有效邏輯電平。 8086/8088系統(tǒng)為讀總線周期，M/IO，RD，WR，DEN，DT/R的邏輯電平分別為高，低，高，低，低，即邏輯1，0，1，0，0。 4.3 若用1K1位RAM芯片組成16KB的存儲(chǔ)器，需要多少芯片？在地址線中有多少位參與芯片內(nèi)單元尋址？用多少位做芯片組選擇信號(hào)？（設(shè)地址總線為16位） 用1K1位RAM芯片組成16KB的存儲(chǔ)器，一共需要128片（8片一組，16組），需要16個(gè)芯片組選擇信號(hào)。在A15A0（16位）地址線中，用A9A0（10位）做芯片1K（210）單元的尋址，用A13A10（4位）做16（24）個(gè)芯片組的選擇信號(hào)。,習(xí)題4.4,4.4 某存儲(chǔ)器子系統(tǒng)是由2片8K8位的6264靜態(tài)RAM芯片和2片4K8位的2732 EPROM芯片組成，采用完全譯碼方式，地址16位，譯碼電路如圖4.18所示。請(qǐng)確定每一塊芯片的地址范圍。 6264（1）芯片的地址范圍：0000H1FFFH。 6264（2）芯片的地址范圍：4000H5FFFH。 2732（2）芯片的地址范圍：C000HCFFFH。 2732（1）芯片的地址范圍：D000HDFFFH。,習(xí)題4.5,4.5 試用靜態(tài)RAM芯片62256（32K8位）和EPROM芯片27512（64K8位）組成一個(gè)80