EDA技術(shù)課程設(shè)計(jì)-數(shù)字式競(jìng)賽搶答器 (2).doc

課程 eda技術(shù)課程設(shè)計(jì)題目 數(shù)字式競(jìng)賽搶答器專業(yè) 電子信息工程 主要內(nèi)容、基本要求、主要參考資料等主要內(nèi)容：設(shè)計(jì)一個(gè)可容納6組參賽的數(shù)字式搶答器，當(dāng)?shù)谝粋€(gè)人按下?lián)尨鸢粹o時(shí)，其他組的按鈕不起作用。當(dāng)主持人按下“復(fù)位”按鈕，所有組的按鍵才可用。基本要求：1、設(shè)計(jì)一個(gè)可容納6組參賽的數(shù)字式搶答器，每組設(shè)一個(gè)按鈕，供搶答使用。2、搶答器具有第一信號(hào)鑒別和鎖存功能，使除第一搶答者外的按鈕不起作用。3、設(shè)置一個(gè)主持人“復(fù)位”按鈕。4、主持人復(fù)位后，開(kāi)始搶答，第一信號(hào)鑒別鎖存電路得到信號(hào)后，有指示燈顯示搶答組別，揚(yáng)聲器發(fā)出2-3秒的音響。5、設(shè)置一個(gè)計(jì)分電路，每組開(kāi)始預(yù)置100分，由主持人記分，答對(duì)一次加10分，答錯(cuò)一次減10分。主要參考資料：1 潘松著.eda技術(shù)實(shí)用教程(第二版). 北京：科學(xué)出版社,2005.2 康華光主編.電子技術(shù)基礎(chǔ) 模擬部分. 北京：高教出版社,2006.3 閻石主編.數(shù)字電子技術(shù)基礎(chǔ). 北京：高教出版社,2003.完成期限 2011.3.11 指導(dǎo)教師 專業(yè)負(fù)責(zé)人 2011年 3月7日一、總體設(shè)計(jì)思想1.基本原理?yè)尨鹌鹘油娫春?，主持人將開(kāi)關(guān)置于“清除”位置，搶答器處于禁止工作狀態(tài)，編號(hào)顯示器滅燈。搶答開(kāi)始時(shí)，主持人將控制開(kāi)關(guān)撥到“開(kāi)始”位置，揚(yáng)聲器給出聲響提示，搶答器處于工作狀態(tài)，這時(shí)，搶答器完成以下工作：（1）優(yōu)先編碼器電路立即分辨出搶答者編號(hào)，并由鎖存器進(jìn)行鎖存，然后由譯碼顯示電路顯示編號(hào)；（2）揚(yáng)聲器發(fā)出短暫聲響，提醒主持人注意；（3）控制電路要對(duì)輸入編碼電路進(jìn)行封鎖，避免其他選手再次進(jìn)行搶答；（4）當(dāng)選手將問(wèn)題回答完畢，主持人操作計(jì)分開(kāi)關(guān)，計(jì)分電路采用十進(jìn)制加/減計(jì)數(shù)器、數(shù)碼管顯示。本輪搶答完畢，主持人操作控制開(kāi)關(guān)，使系統(tǒng)回復(fù)到禁止工作狀態(tài)，以便進(jìn)行下一輪搶答。2.設(shè)計(jì)框圖顯示電路譯碼電路鎖存器優(yōu)先編碼電路搶答按鈕主電路報(bào)警電路控制電路主持人控制開(kāi)關(guān)顯示電路譯碼電路計(jì)分電路預(yù)制 擴(kuò)展功能電路 加分 減分 圖1 搶答器總體框圖由主體電路和擴(kuò)展電路兩部分構(gòu)成，主體電路完成基本的搶答功能，即開(kāi)始搶答后，當(dāng)選手按動(dòng)搶答鍵時(shí)，能顯示選手的編號(hào)，同時(shí)能封鎖輸入電路，禁止其他選手搶答。擴(kuò)展電路完成各選手的得分顯示功能。二、設(shè)計(jì)步驟和調(diào)試過(guò)程1、總體設(shè)計(jì)電路2、模塊設(shè)計(jì)和相應(yīng)模塊程序（一）搶答鑒別模塊 1、vhdl源程序library ieee;-搶答鑒別模塊use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity qdjb is port(rst,clk2:in std_logic; s0,s1,s2,s3:in std_logic; states:buffer std_logic_vector(3 downto 0);tmp:out std_logic);end qdjb;architecture one of qdjb issignal st:std_logic_vector(3 downto 0);beginp1:process(s0,rst,s1,s2,s3,clk2) begin if rst=0 then tmp=0;st=0000; elsif clk2event and clk2=1 then if (s0=1 or st(0)=1)and not( st(1)=1 or st(2)=1 or st(3)=1 ) then st(0)=1; end if ; if (s1=1 or st(1)=1)and not( st(0)=1 or st(2)=1 or st(3)=1 ) then st(1)=1; end if ; if (s2=1 or st(2)=1)and not( st(0)=1 or st(1)=1 or st(3)=1 ) then st(2)=1; end if ; if (s3=1 or st(3)=1)and not( st(0)=1 or st(1)=1 or st(2)=1 ) then st(3)=1; end if ;tmp=s0 or s1 or s2 or s3;end if ;end process p1;p2:process(states(0),states(1),states(2),states(3) begin if (st=0000) then states=0000; elsif (st=0001) then states=0001;elsif (st=0010) then states=0010; elsif (st=0100) then states=0011;elsif (st=1000) then states=0100; end if; end process p2;end one;搶答鑒別模塊圖搶答鑒別模塊用來(lái)準(zhǔn)確直觀地判斷a、b、c、d、e、f六組搶答者誰(shuí)最先按下按鈕,并為顯示端送出信號(hào)，通過(guò)數(shù)顯和蜂鳴等途徑使觀眾能夠清楚地知道是哪一組搶答成功，是整個(gè)系統(tǒng)的核心部分。同時(shí)組別顯示端為下一模塊輸入信號(hào)，以方便主持人為該組搶答成功者進(jìn)行加減分的操作。（二）計(jì)時(shí)模塊 1、vhdl源程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity js is port(clk,rst,s,stop:in std_logic; warn:out std_logic; ta,tb:buffer std_logic_vector(3 downto 0);end js;architecture one of js issignal co:std_logic;beginp1:process(clk,rst,s,stop,ta) begin if rst=0 or stop=1 then ta=0000; elsif clkevent and clk=1 then co=0; if s=1 then if ta=0000 then ta=1001;co=1; else ta=ta-1; end if; end if; end if;end process p1;p2:process(co,rst,s,stop,tb) begin if rst=0 or stop=1 then tb=0010; elsif coevent and co=1 then if s=1 then if tb=0000 then tb=0011; else tb=tb-1; end if; end if; end if;end process p2;end one;計(jì)時(shí)模塊圖在這個(gè)模塊中主要實(shí)現(xiàn)搶答過(guò)程中的計(jì)時(shí)功能，在有搶答開(kāi)始后進(jìn)行30秒的倒計(jì)時(shí)，并且在30秒倒計(jì)時(shí)后無(wú)人搶答顯示超時(shí)并報(bào)警。其中有搶答時(shí)鐘信號(hào)clk2；系統(tǒng)復(fù)位信號(hào)rst；搶答使能信號(hào)s；搶答狀態(tài)顯示信號(hào)states；無(wú)人搶答警報(bào)信號(hào)warn；計(jì)時(shí)中止信號(hào)stop；計(jì)時(shí)十位和個(gè)位信號(hào)tb，ta。（三）數(shù)據(jù)選擇模塊1、vhdl源程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity sjxz is port (a,b,c: in std_logic_vector(3 downto 0);clk2,rst: in std_logic; s: out std_logic_vector(1 downto 0); y: out std_logic_vector(3 downto 0) ); end sjxz;architecture body_chooser of sjxz is signal count: std_logic_vector (1 downto 0); begin s=count; process(clk2,rst) begin if(rst=0)then count=10)then count=00; else countyyynull; end case; end process; end body_chooser;數(shù)據(jù)選擇模塊圖在這個(gè)模塊中主要實(shí)現(xiàn)搶答過(guò)程中的數(shù)據(jù)輸入功能，輸入信號(hào)a3.0、b3.0、c3.0；計(jì)數(shù)輸出信號(hào)s；數(shù)據(jù)輸出信號(hào)y；計(jì)數(shù)脈沖clk2，實(shí)現(xiàn)a、b、c按脈沖輪流選通，在數(shù)碼管上顯示。（四）譯碼模塊1、vhdl源程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity ymq is port(ain4: in std_logic_vector(3 downto 0); dout7: out std_logic_vector(6 downto 0);end ymq;architecture art of ymq isbegin process(ain4) begin case ain4 is when 0000=dout7dout7dout7dout7dout7dout7dout7dout7dout7dout7dout7=0000000; end case; end process;end architecture art;譯碼模塊圖在這個(gè)模塊中主要實(shí)現(xiàn)搶答過(guò)程中將bcd碼轉(zhuǎn)換成7段的功能。3、仿真及仿真結(jié)果分析搶答鑒別計(jì)時(shí)模塊譯碼4、實(shí)驗(yàn)調(diào)試結(jié)果l 搶答鑒別模塊仿真分析： 當(dāng)鑒別模塊的清零信號(hào)clr為高電平時(shí)，無(wú)論a、b、c、d四組參賽者誰(shuí)按下?lián)尨鸢粹o，系統(tǒng)輸出均為零，同時(shí)組別顯示端g輸出信號(hào)也顯示為零；當(dāng)清零信號(hào)clr為低電平時(shí)，a、b、c、d四組參賽者誰(shuí)先按下?lián)尨鸢粹o，組別顯示端就顯示該組別的號(hào)碼。假如c組按下?lián)尨鸢粹o時(shí)，組別輸出為0010，同時(shí)c組的顯示燈被點(diǎn)亮。仿真圖上顯示的為a先搶答，因?yàn)樵?-1.28微秒之間a、c雖然都按搶答鍵，但clr為有效狀態(tài)，所以在此時(shí)間段內(nèi)的搶答無(wú)效。l 計(jì)分模塊仿真分析：首先應(yīng)該清楚，在計(jì)分器電路的設(shè)計(jì)中，按十進(jìn)制進(jìn)行加減分操作的，當(dāng)出現(xiàn)時(shí)鐘信號(hào)上升沿clk就可以完成對(duì)參賽者加減分操作。智能搶答器記分模塊的仿真時(shí)以加分操作為例。由仿真圖3-10可知以下情況：（1）系統(tǒng)設(shè)計(jì)過(guò)程中，當(dāng)計(jì)分復(fù)位端rst=1時(shí)，并且組別輸入信號(hào)chos=0000,其中的組別輸入信號(hào)是搶答鑒別模塊的輸出信號(hào)，計(jì)分器復(fù)位，此時(shí)以上四組都不會(huì)產(chǎn)生加減分操作。（2）然而當(dāng)計(jì)分復(fù)位端rst=0時(shí)，此時(shí)計(jì)分器可以計(jì)分。當(dāng)chos=0001時(shí)，組別顯示為a組，此時(shí)主持人利用計(jì)分器對(duì)a組進(jìn)行加減分操作；當(dāng)chos=0010時(shí)，組別顯示為b組，此時(shí)主持人則利用計(jì)分器對(duì)b組進(jìn)行加減分操作；當(dāng)chos=0100時(shí)，組別顯示為c組，此時(shí)系統(tǒng)對(duì)c組進(jìn)行加減分操作；當(dāng)chos=1000時(shí)，組別顯示為d組，此時(shí)對(duì)d組進(jìn)行加減分操作。由仿真圖可知，當(dāng)主持人按下系統(tǒng)復(fù)位鍵rst鍵時(shí)，使分?jǐn)?shù)復(fù)位，每位設(shè)置的初始分?jǐn)?shù)為100分。當(dāng)chos=1000時(shí)，即d搶答成功時(shí)，加分鍵add輸入四個(gè)脈沖，dd1加到4，說(shuō)明加分成功，成績(jī)變?yōu)?40分。其他搶答者搶答成功后的加分操作與此相同。減分的仿真與此類似，因?yàn)槭且约臃▽?shí)現(xiàn)，本質(zhì)與加分相同，當(dāng)計(jì)分復(fù)位端rst=0時(shí)，可以計(jì)分。由仿真圖可知，初始成績(jī)均為100分。當(dāng)chos=1000時(shí)，即d搶答成功時(shí)，減分鍵sub輸入四個(gè)脈沖，dd1加到4，說(shuō)明減分成功，成績(jī)變?yōu)?0分。其他搶答者搶答成功后的減分操作與此相同。l 譯碼器模塊仿真分析： 當(dāng)ain4= 0000 ， dout7輸出1111110,此時(shí)數(shù)碼管顯示0； 當(dāng)ain4= 0001 ， dout7輸出0110000,此時(shí)數(shù)碼管顯示1； 當(dāng)ain4= 0010 ， dout7輸出1101101,此時(shí)數(shù)碼管顯示2； 當(dāng)ain4= 0011 ， dout7輸出1111001,此時(shí)數(shù)碼管顯示3； 當(dāng)ain4= 0100 ， dout7輸出0110011,此時(shí)數(shù)碼管顯示4； 當(dāng)ain4= 0101 ， dout7輸出1011011,此時(shí)數(shù)碼管顯示5； 當(dāng)ain4= 0110 ， dout7輸出1011111,此時(shí)數(shù)碼管顯示6； 當(dāng)ain4= 0111 ， dout7輸出1110000,此時(shí)數(shù)碼管顯示7； 當(dāng)ain4= 1000 ， dout7輸出1111111,此時(shí)數(shù)碼管顯示8； 當(dāng)ain4= 1001 ， dout7輸出1111011,此時(shí)數(shù)碼管顯示9；三、結(jié)論及心得體會(huì)智能搶答器的設(shè)計(jì)關(guān)鍵在于幾個(gè)模塊的設(shè)計(jì)要成功，即輸入控制電路的設(shè)計(jì)，顯示電路的設(shè)計(jì)，發(fā)生電路的設(shè)計(jì)和計(jì)時(shí)電路的設(shè)計(jì)。根據(jù)實(shí)驗(yàn)的要求來(lái)正確的設(shè)計(jì)電路，首先必須弄清楚搶答器的功能原理，需要用什么樣的電路或一些什么樣的芯片來(lái)設(shè)計(jì)來(lái)實(shí)現(xiàn)，同時(shí)，如何來(lái)控制。把該實(shí)驗(yàn)分成一塊一塊分別實(shí)現(xiàn)，當(dāng)有人搶答時(shí)，如何使其正確的計(jì)時(shí)。在實(shí)驗(yàn)的過(guò)程中，連接線路很重要。所以在實(shí)驗(yàn)時(shí)，線路的連接要仔細(xì)，只要一不小心，連錯(cuò)了一根線或多連一根抑或少連一根線，對(duì)于設(shè)計(jì)的進(jìn)展都是比較困難的。特別是在線路較多的時(shí)候，犯下這種錯(cuò)誤，意味著要浪費(fèi)很多的實(shí)驗(yàn)時(shí)間。通過(guò)本次課程設(shè)計(jì)，使我更加的了解如何來(lái)設(shè)計(jì)一個(gè)實(shí)驗(yàn)，可以設(shè)計(jì)多種方案，通過(guò)比較得出最佳方案，使自己的思路更加的縝