實驗二組合邏輯電路的設計與測試.ppt_第1頁
實驗二組合邏輯電路的設計與測試.ppt_第2頁
實驗二組合邏輯電路的設計與測試.ppt_第3頁
實驗二組合邏輯電路的設計與測試.ppt_第4頁
實驗二組合邏輯電路的設計與測試.ppt_第5頁
已閱讀5頁，還剩6頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

實驗3組合邏輯電路的設計與測試一、實驗目的掌握組合邏輯電路的設計與測試方法。,二、實驗原理1組合邏輯電路使用中、小規(guī)模集成電路來設計組合電路是最常見的邏輯電路。設計組合電路的一般步驟如圖1所示。,圖1,根據(jù)設計任務的要求建立輸入、輸出變量，并列出真值表。然后用邏輯代數(shù)或卡諾圖化簡法求出簡化的邏輯表達式。并按實際選用邏輯門的類型修改邏輯表達式。根據(jù)簡化后的邏輯表達式，畫出邏輯圖，用標準器件構成邏輯電路。最后，用實驗來驗證設計的正確性。,2組合邏輯電路設計舉例用“與非”門設計一個表決電路。當四個輸入端中有三個或四個為“1”時，輸出端才為“1”。設計步驟：根據(jù)題意列出真值表如表1所示，再填入卡諾圖表2中。表1,表2,由卡諾圖得出邏輯表達式，并演化成“與非”的形式,根據(jù)邏輯表達式畫出用“與非門”構成的邏輯電路如圖2所示,圖2,三、實驗內(nèi)容1設計用與非門（74LS00）異或門（86）、與門（08）組成的半加器電路。要求按本文所述的設計步驟進行，直到測試電路邏輯功能符合設計要求為止。2設計一個一位全加器，要求用異或門、與門、或門（32）組成。3設計一位全加器，要求用與或非門（54）實現(xiàn)。74LS54引腳排列及邏輯圖如圖3所示。4設計一個對兩個兩位無符號的二進制數(shù)進行比較的電路；根據(jù)第一個數(shù)是否大于、等于、小于第二個數(shù)，使相應的三個輸出端中的一個輸出為“1”，要求用與門、與非門及或非門（02）實現(xiàn)。,圖374LS54引腳排列。,四、實驗所用集成塊個數(shù)和功能74LS00*2個-2輸入四與非門02*1個-2輸入四或非門08*1個-2輸入四與門20*3個-4輸入雙與非門32*1個-2輸入

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論