串行存儲(chǔ)器接口外文翻譯@中英文翻譯@外文文獻(xiàn)翻譯

串行存儲(chǔ)器接口 : 基于 I2C 和 Wire 上 SPI 的優(yōu)點(diǎn) 介紹 在動(dòng)態(tài)的半導(dǎo)體工業(yè)中 ,今天被承認(rèn)的協(xié)議明天就變成了落后的。 在這些第一流的競(jìng)爭(zhēng)中 ,并行總線在系統(tǒng)數(shù)據(jù)的傳輸中無(wú)疑成為最主要的。面對(duì)來(lái)自新的串行接口的嚴(yán)重挑戰(zhàn)。最近的協(xié)議和改良的標(biāo)準(zhǔn)使串行接口具吸引人的選擇為存儲(chǔ)器和外圍設(shè)備的控制應(yīng)用軟件。 在外圍設(shè)備競(jìng)爭(zhēng)中 , IEEE1394 中 ,千兆位的以太網(wǎng)絡(luò)和通用串行總線 (USB) 是擁有并行總線上的許多系統(tǒng)的優(yōu)點(diǎn)比如 PCI ， PCCard ， IDE(磁盤機(jī) ) 和 ISA/EISA。 在半導(dǎo)體存儲(chǔ)器 世界中 ,指令儲(chǔ)藏裝置幾乎全都是使用并行總線。然而，串行通路數(shù)據(jù)存儲(chǔ)器現(xiàn)在找到了逐漸加快的接收如較快速的串行總線允許設(shè)計(jì)者取得沒(méi)有缺點(diǎn)的好處。這一個(gè)申請(qǐng)調(diào)查串行存儲(chǔ)器接口的趨勢(shì)而且評(píng)估三個(gè)最權(quán)威的接口標(biāo)準(zhǔn)記錄。 存儲(chǔ)密度 如并行閃存和 EEPROMs 密度的增加 ,低密度裝置的制造花費(fèi)變得逐漸少而又有效 ,所以這些密度傾向于 消失 。 這提供機(jī)會(huì)給串行存儲(chǔ)器對(duì)密度的增加即 填充縫隙 并停止并行的類型。 這些串行存儲(chǔ)裝置為許多數(shù)據(jù)的儲(chǔ)藏提供了理想的方案。 串行存儲(chǔ)器出現(xiàn) 串行存儲(chǔ)裝置出現(xiàn)超過(guò) 14 年。 早期 的許多應(yīng)用軟件之中發(fā)現(xiàn)低密度裝置，因?yàn)樗麄兊馁M(fèi)用低 ,容量大。典型的早期使用包括了系統(tǒng)結(jié)構(gòu)或裝置確認(rèn)。 這些應(yīng)用軟件通常需要非常小的存儲(chǔ)容量和很小的接口速度限制。 近幾數(shù)年來(lái) ,不丟失的串行存儲(chǔ)器的使用以明現(xiàn)的速率增加進(jìn)入應(yīng)用軟件之中 ,從蜂巢式電話到汽車的區(qū)域網(wǎng)絡(luò)系統(tǒng)到工業(yè)的儀器排列。在大部份這些應(yīng)用軟件中串行存儲(chǔ)器開(kāi)始替代并行的裝置。 串行存儲(chǔ)開(kāi)始在二個(gè)相關(guān)的市場(chǎng)需求之中對(duì)抗并行裝置的。第一是手提式的產(chǎn)品迅速的發(fā)展 ,如膝上型電腦計(jì)算機(jī) , 掌上型電腦計(jì)算機(jī)的急增 ,裝在口袋里蜂巢網(wǎng)狀式電話，呼叫器等。 可攜帶式 需要廠商找方法去減小他們的產(chǎn)品大小和電源。這一個(gè)區(qū)域的成功促使了較多的小型化和趨勢(shì)導(dǎo)致小型化出現(xiàn)在可預(yù)知的未來(lái)。 隨著裝置變得更手提式的 ,消費(fèi)者欲望的增長(zhǎng)制定他們使用的產(chǎn)品。 產(chǎn)品現(xiàn)在足夠小以至他們擁有者各處攜帶他們。他們變成人的 生活 -風(fēng)格 的一部份。 當(dāng)這發(fā)生的時(shí)候 ,產(chǎn)品一定適應(yīng)擁有者偏愛(ài)和習(xí)慣。這導(dǎo)致使用者的逐漸增加的需要可以按照使用者而設(shè)計(jì) 由于設(shè)備越來(lái)越小 ,而且有不同的媒體接口 ,來(lái)自一個(gè)鍵盤的輸入不總是實(shí)際。 這導(dǎo)致聲音或鋼筆輸入的產(chǎn)生。充分地執(zhí)行系統(tǒng)必須適應(yīng)使用者或者能夠調(diào)整表現(xiàn)得最佳化。 在一個(gè)系統(tǒng)中設(shè)定包括個(gè)人的電話號(hào)碼 , 個(gè)體時(shí)間表 , 聲音或照片。 使使用者可能包括個(gè)人化信用卡數(shù)字的記錄 , 通行密碼目錄 ,病史，保險(xiǎn)數(shù)據(jù)等的一種產(chǎn)品。 由于人性化和設(shè)置變得更普遍 ,導(dǎo)致人對(duì)他有了更高的要求。 這造成一種逐漸增加的需求或者更多非丟失性的存儲(chǔ)器。 一種根據(jù)客戶需要修改存儲(chǔ)的方法時(shí)常出現(xiàn)一個(gè)大的并行閃存裝置的小塊使用在許多產(chǎn)品。 閃存包含操作密碼而且可能在領(lǐng)域中被新。 為什么不稍微保留提供數(shù)據(jù)儲(chǔ)藏的空間 ? 顯示出一致的是一些人性化數(shù)據(jù)的丟失是易操作的 ,但是程序的損失是巨大的。允許人性化數(shù)據(jù)對(duì) 相同裝置進(jìn)行寫那包括程序指令增加可能導(dǎo)致程序領(lǐng)域的悲慘失敗。 在每代新產(chǎn)品上 , 工程師都發(fā)現(xiàn)新的方法去減少單位的實(shí)際大小和減少它是電源 , 同時(shí)增加他的功能。要做到這樣 ,工程師使用裝置整合 ( 經(jīng)過(guò) ASICs 的使用和更高度整合半導(dǎo)體 ),更小的封裝 ,比較低的操作電壓 ,比較低的現(xiàn)有的和創(chuàng)新的封裝。 串行存儲(chǔ)器正在逐漸變成主要的可編程管理 ,模塊體積和電源。歷史的趨勢(shì)表現(xiàn)在串行存儲(chǔ)器電源的需求 (圖 2) 和每毫米區(qū)域的存儲(chǔ)密度 (圖 3) 快速地減退 ,這種趨勢(shì)在不久的將來(lái)繼續(xù)。 因?yàn)樗麄兊男◇w積 , 低電源驅(qū)動(dòng)的特 性和隔絕程序存儲(chǔ)區(qū)域 , 串行存儲(chǔ)器是為新的手提式提供主要的解決方法 . 雖然串行存儲(chǔ)器是理想的解決方法 ,但隨著密度的增加，主要的限制 ,速度就成為他們的缺點(diǎn)。速度的重要性 二個(gè)新的串行外圍接口標(biāo)準(zhǔn) ,IEEE1394 和 USB, 是工業(yè)中增加推向更高的串行總線速度的例子。晉級(jí)為 1 Gbit IEEE1394 的標(biāo)準(zhǔn)指出它在個(gè)人計(jì)算機(jī)中并行 PCI 總線上被選擇是因?yàn)閿?shù)據(jù)的生產(chǎn)。在 1Gb/s中 ,IEEE1394 串行總線數(shù)據(jù)傳輸 64字節(jié)小于 65 nS.這比現(xiàn)在使用的并行 PCI總線要快 ,因?yàn)?PCI協(xié)議經(jīng)常落后。 設(shè)計(jì) 者預(yù)知 USB將會(huì)代替那個(gè)人計(jì)算機(jī)的 ISA總線和個(gè)人計(jì)算機(jī)的并行和串行總線對(duì)于低速外圍設(shè)備。 USB最高處理 12 Mb/s。 這夠快速來(lái)處理聲音 I/O，電話接口，鍵盤和老鼠的控制 ,打印機(jī)或者其他的標(biāo)準(zhǔn)個(gè)人計(jì)算機(jī)外圍設(shè)備。 USB被設(shè)想有內(nèi)部的通道好于其他的串行總線像 ACCESS.bus(I2C的引出物 ), 主要有適當(dāng)?shù)剿叩乃俣取?在串行存儲(chǔ)器的應(yīng)用軟件中，速度變得更加的重要的有如密度的增加。 讀 64kbits,在 100kHz時(shí)鐘下要 600ms, 當(dāng)用 10Mhz接口的時(shí)候只要 6mS。這導(dǎo)致系統(tǒng)表現(xiàn)出巨大的 反差 ,使耗電量和使用者交互作用。 減慢接口的速度會(huì)沖擊系統(tǒng)通常表現(xiàn)在增加 CPU過(guò)度負(fù)載。 等待下一字節(jié)的處理，處理器的能力處理較多復(fù)雜的軟件的真正時(shí)間活動(dòng)或要求。這項(xiàng)負(fù)載經(jīng)常影響這一產(chǎn)品的使用者。人平均感覺(jué)延遲在過(guò)度 200 到 300 mS 中的回應(yīng)時(shí)間。 較快速的回應(yīng)時(shí)間不打斷程序的進(jìn)行，而且這給使用者對(duì)這種產(chǎn)品一種更多的穩(wěn)定感。比較慢的回應(yīng)時(shí)間在產(chǎn)品上反映是導(dǎo)致不滿。 以低的接口速度備用傳輸 ,能增加產(chǎn)品的電池的使用時(shí)間。 在許多應(yīng)用軟件中 ,一種產(chǎn)品操作在充滿能量下只有一個(gè)分?jǐn)?shù)時(shí)間。它最時(shí)常出現(xiàn)在一些備 用中 ,低電狀態(tài)。更快速地運(yùn)行減少在滿電模式中這一產(chǎn)品的操作時(shí)間允許它在備用狀態(tài)中保持更長(zhǎng)。 (圖 4) 最近來(lái)自 Xicor的高速串行存儲(chǔ)器產(chǎn)品的介紹引起了巨大的興趣。 這是早期的介紹簡(jiǎn)單的串行存儲(chǔ)器接口速度將會(huì)有采用串行的外圍設(shè)備總線傾向。來(lái)自 Xicor 的最近產(chǎn)品介紹包括 400kHz的 2條電纜和 5Mhz 的 SPI設(shè)備。圖 5顯示出傳輸圖解式的表現(xiàn)和設(shè)計(jì)的串行總線速度。 趨向以 SPI總線的期望為基礎(chǔ)主人式處理器硬件能力和存儲(chǔ)器 I/O的設(shè)計(jì) 接口選項(xiàng) 最早的存儲(chǔ)器總線是 microwire總線和 I2C總線。 microwire總線以內(nèi)部處理器的通信口 COPs微控制器開(kāi)始。 I2C(內(nèi)部 - 整合的控制器 )總線開(kāi)始如周圍的總線 ,意味到許多以一個(gè)二線為單個(gè)組的裝置的接口。 SPI是摩托羅拉公司產(chǎn)生的一個(gè)同步的外圍設(shè)備接口。這一個(gè)接口是最近介紹的正在增加高的速讀和較多的產(chǎn)品開(kāi)發(fā)變的一樣的重要的接口。 Microwire 總線 作為最老的串行總線之一 ,Microwire總線在很長(zhǎng)的一段時(shí)間里曾經(jīng)是流行的和高容量的。它支援一些最低的費(fèi)用串行存儲(chǔ)器和許多夠快速的應(yīng)用軟件。然而，這里有一些缺點(diǎn)。 1 microwire接口不支持和 許多密度選項(xiàng)一樣多的另外接口 ,由于密度高達(dá) 16kbits 以外。 在這里也有一些介紹總線的的新產(chǎn)品。 這限制設(shè)計(jì)者在新的設(shè)計(jì)上的選擇。 2. microwire需要引腳多于 I2C 總線 ,所以系統(tǒng)設(shè)計(jì)者的花費(fèi)更昂貴。 3. microwire總線在速度和建結(jié)構(gòu)上有所限制。 microwire裝置限制接口速度為 1MHz 和輸出時(shí)鐘數(shù)據(jù)在相同的邊緣上。 這加上設(shè)計(jì)上的一些限制。 一重相似的總線 (SPI)時(shí)鐘數(shù)據(jù)在和在時(shí)鐘的相反邊緣上的外和有比較高的速度規(guī)格。所以當(dāng) microwire有一些優(yōu)點(diǎn)時(shí) , 它有可能是今 天第一種消失串行總線。 I2C 總線 I2C 總線 , 與 microwire總線發(fā)展的同時(shí) ,他或許會(huì)存在一些時(shí)間。由于他的發(fā)展如外部總線 ,它在系統(tǒng)中很好地工作讓主控制器上只要很少管腳和連接到許多外部的設(shè)備。一些比較通常的 I2C 設(shè)備是 A/D 轉(zhuǎn)換器， LCD顯示器 ,真實(shí)的時(shí)間時(shí)鐘和存儲(chǔ)器。 1985 Xicor公司推出了一個(gè) 2線的串行存儲(chǔ)設(shè)備可以在 I2C總線上操作。 Xicor 仍然是在 2線密度工業(yè)的領(lǐng)頭羊 ,接口速度和特征而且有 2線的存儲(chǔ)最寬的選擇之一藉由速率從 128bits到 128kbits 。 最初的 I2C總線最大值傳輸速度為 100kHz?；豆I(yè)回應(yīng) ,這里增加到 400kHz,但是它有可能會(huì)不再增加。 I2C總線速度受限制于外圍管腳。當(dāng)速度增加，由于 I2C總線長(zhǎng)度和許多總線上 (包括多路控制器 )的裝置活動(dòng)導(dǎo)致噪音增加而產(chǎn)生錯(cuò)誤。連接不確的載入和碰撞發(fā)現(xiàn)記錄 ,使 I2C造成一個(gè)敏感的噪音接口。 I2C 接口由二線行時(shí)鐘 (SCL)和數(shù)據(jù) .(SDA)所組成 記錄特定的通信是以一個(gè) bit開(kāi)始以一個(gè) bit結(jié)束。 當(dāng)時(shí)鐘為高時(shí)定義一個(gè)開(kāi)始 bit數(shù)據(jù)從高到低 (圖 6)當(dāng)時(shí)鐘為高時(shí)定義一個(gè)結(jié)束 bit數(shù)據(jù)從低到高。在數(shù)據(jù)傳輸過(guò) 程中當(dāng)時(shí)鐘為高時(shí) SDA線不能改變。這個(gè)記錄使它們之間很難區(qū)別開(kāi)始 / 停止 bit而且數(shù)據(jù)傳輸快 ,總線是雜的 。 I2C 總線上的噪音有時(shí)能造成使數(shù)據(jù)錯(cuò)誤。 在 I2C 記錄中 ,排列 (圖 7) 的任意閱讀由二個(gè)部份所組成。 首先，需要讀入是從主寫入地址線哪里開(kāi)始。 然后主送一個(gè)重復(fù)的開(kāi)始 bit跟隨一個(gè)現(xiàn)在的讀指令地址。 主時(shí)鐘數(shù)據(jù)在來(lái)自 SDA線。 因?yàn)楝F(xiàn)在的讀指令地址與寫指令不一致 ,噪音在緊要關(guān)頭的時(shí)間將開(kāi)始讀的操作寫入而且時(shí)鐘想要讀數(shù)據(jù)入主設(shè)備之內(nèi)變成時(shí)鐘寫數(shù)據(jù)入設(shè)備。 結(jié)果可能是無(wú)法控制的錯(cuò)誤數(shù)據(jù)。 這不是 時(shí)常發(fā)生的 ,但是當(dāng)它是這樣的時(shí)候 , 這是嚴(yán)重的。 盡可能限制這些錯(cuò)誤的類型 ,Xicor介紹了 2線的設(shè)備提供輸入噪音過(guò)濾 ,schmidt板機(jī)和輸入鎖存。 給設(shè)計(jì)者對(duì)存儲(chǔ)器寫操作控制 ,全新的 2線的設(shè)備包括區(qū)段鎖存特征。 這給系統(tǒng)設(shè)計(jì)者有能力排列的鎖關(guān)鍵部份 ,所以料想不到和不受抑制的寫關(guān)于噪音不能夠損害關(guān)鍵的系統(tǒng)數(shù)據(jù)。 為了要允許許多的外圍設(shè)備連接到相同組合的二線 ,I2C 總線要求一位開(kāi)著的搜集家拉高增加 SDA輸出在總線上的任何設(shè)備之上。 因?yàn)槎嗦房刂破鞯南到y(tǒng) ,SCL線也需要一位開(kāi)著的搜集家和一位拉高。 當(dāng)二個(gè) 設(shè)備試著去在相同的時(shí)間傳送數(shù)據(jù) , 這個(gè)結(jié)構(gòu)允許對(duì) 贏得 的一個(gè)設(shè)計(jì)結(jié)束。然而，這個(gè)結(jié)構(gòu)增加系統(tǒng)電壓 ,來(lái)自有 270 A1 涌流流動(dòng)過(guò)提高電阻為 0bit的期間 在摘要中， I2C總線有優(yōu)點(diǎn)需要很少的管腳和支持許多外圍設(shè)備。然而， I2C總線有速度慢的缺點(diǎn)，噪音的磁化率和比較高的系統(tǒng)涌流。 SPI 總線 Motorola 在 1980 年代內(nèi)提出了 SPI接口并使用于他們的 68HC11 和 68HC05產(chǎn)品系列中。 SPI接口分享類似 microwire接口 ,使用相似的信號(hào)名字和指令記錄。 SPI時(shí)鐘數(shù)據(jù)在內(nèi)部 和外部的不同于 microwire能在比較高的速率使用時(shí)鐘。 Xicor是第一個(gè)介紹 SPI串行存儲(chǔ)器 (1991的 X25C02)的公司并在發(fā)展比較高的密度設(shè)備上是領(lǐng)頭羊。 Xicor也提出了區(qū)段鎖存的使用改良數(shù)據(jù)在 SPI設(shè)備上中的機(jī)制。在微控制器之后的幾年中 ,數(shù)傳信號(hào)處理器， RISC 處理器和 ASICs 全部為內(nèi)建的 SPI接口作特征。 這些發(fā)展激勵(lì)了 Dataquest在 1996年報(bào)告 SPI最快速的成長(zhǎng)串行接口。 今天 , 如同處理器增加表現(xiàn)一樣 ,SPI接口增加的能力。 趕上這個(gè)趨勢(shì) ,Xicor最近介紹 SPI存儲(chǔ) 5Mhz 時(shí)鐘率和計(jì)劃未來(lái)速度增加。 SPI 接口由四條控制線組成 : CS, SCK,SO, 和 SI。 主設(shè)備控制 CS 線選擇串行的存儲(chǔ)器 , 然后使用時(shí)鐘和數(shù)據(jù)線把數(shù)據(jù)來(lái)回轉(zhuǎn)移。 現(xiàn)存的 SPI接口是 一半的雙三極管 ,意味著數(shù)據(jù)不在 SO輸出當(dāng) SI寫入數(shù)據(jù)時(shí)。因此它是最可能連接 SI和 SO的一個(gè)三線接口。 大多數(shù)的 SPI能實(shí)現(xiàn)在 完整的雙三極管 模態(tài)中工作。那意味著數(shù)據(jù)時(shí)鐘進(jìn)入設(shè)備之內(nèi)的同時(shí)數(shù)據(jù)時(shí)鐘在輸出。這能增加數(shù)據(jù)傳輸。 未來(lái) SPI存儲(chǔ)器將會(huì)或許利用這個(gè)完整的雙三極管能力。 SPI 接口指令是被驅(qū) 動(dòng)的 (圖 8.)為了要讀來(lái)自存儲(chǔ)器的數(shù)據(jù) ,主控制器選擇裝置 ,送閱讀指令 ,把地址送到那需要數(shù)據(jù) ,然后時(shí)鐘數(shù)據(jù)由設(shè)備經(jīng)過(guò) SO管腳。 在傳輸結(jié)束的時(shí)候 ,主控制器不選通設(shè)備。 有一串可以讀和寫的指令 ,讀 (RDSR)和寫(WRSR)到一個(gè)狀態(tài)寄存器 ,而且設(shè)定 (WREN) 和清除 (WRDI)一個(gè)寫使能鎖存。 在任何成功的把不丟失數(shù)據(jù)寫到一個(gè) SPI設(shè)備之前 ,主控制器必須選擇設(shè)備 ,送一個(gè) WREN指令，不選擇設(shè)備 ,再一次選擇裝置 , 送一寫指令 ,送 16位的地址 ,(舊的低的密度裝置只有 8位地址 )送 8位多通道的和 不選擇設(shè)備 。任何違反這些串寫操作的結(jié)束。 而且完成非丟失的寫入和重新設(shè)定寫使能鎖存，使整個(gè)的串被為下一個(gè)寫操作重復(fù)。 這使 SPI存儲(chǔ)器對(duì)噪音沒(méi)有反應(yīng)。 進(jìn)一步阻塞鎖定，減少不注意寫入噪音和程序的過(guò)失的可能性。 SPI 是一個(gè)高速度存儲(chǔ)被一個(gè)多種微控制器支持的接口， DSPs 和 ASICs。它正在名聲方面增加如主設(shè)備表現(xiàn)增加和如 SPI接口變得更普遍。 以高速度作為新的特征指示 SPI接口將會(huì)存在很長(zhǎng)的一段時(shí)間。 結(jié)論