EDA實驗用文本輸入法設(shè)計門電路.doc_第1頁
EDA實驗用文本輸入法設(shè)計門電路.doc_第2頁
EDA實驗用文本輸入法設(shè)計門電路.doc_第3頁
EDA實驗用文本輸入法設(shè)計門電路.doc_第4頁
EDA實驗用文本輸入法設(shè)計門電路.doc_第5頁
已閱讀5頁，還剩1頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

實驗2.用文本輸入法設(shè)計門電路實驗?zāi)康模?. 進一步熟悉MAX+plus2軟件，學(xué)習(xí)用文本輸入法設(shè)計門電路；2. 進一步熟悉CPLD數(shù)字電路設(shè)計流程；3. 學(xué)習(xí)初步的VHDL程序設(shè)計方法。實驗器材：PC，可編程邏輯實驗電路板，下載線，USB電源線，雙蹤示波器，數(shù)字萬用表，導(dǎo)線若干。實驗內(nèi)容：1. 在MAX+plus2環(huán)境下，用VHDL語言按照輸入，編譯，仿真，分配管腳，編譯，下載的步驟實現(xiàn)如圖所示的基本門電路。（1） F=ab(2)F=a+b；（3）F=（ab非）（4）F=（a+b）的非（5）F=a同或b;（6）F=a異或b;2.在MAX+plus2環(huán)境下，用VHDL語言描述下列邏輯電路，并編譯，仿真，下載；（1）F=a的非bc+d；（2）F=(a的非與b+c與d的非)的非+a；實驗注意：1. 為新建的工程單獨建立一個文件夾，所有與該工程相關(guān)的文件都保存在這個文件下，路徑上不能有漢字。源代碼文件主文件名必須與實體名一致，且文件后綴名是“.vhd”。2. 編譯時要注意將準(zhǔn)備編譯的文件設(shè)為當(dāng)前工程。3. 分配完器件管腳后，要先編譯在下載。4. 建立功能仿真波形時，要窮盡輸入信號的所有邏輯組合情況。5. 下載后測試電路功能時，要驗證真值表里所有邏輯組合情況。實驗心得： 這次的實驗非常像C語言編程，也是編寫代碼，然后進行編譯，下載。但是VHDL語言仍舊和C語言有著很多不同的地方。看似不簡單的語句卻包含了清晰地邏輯關(guān)系，這次我們了解了用代碼來實現(xiàn)基本的電路，知道了與，或，非，異或，同或等的運算符是什么，在上節(jié)課的基礎(chǔ)上明

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論