低功耗總復(fù)習(xí)資料.doc

低功耗復(fù)習(xí) 簡答題：（1）簡述低功耗設(shè)計的重要性：節(jié)約能源、封裝成本（隨著集成度、工作頻率的不斷提高，使得功耗激增，封裝與冷卻問題日益嚴(yán)重）、可靠性（高功耗產(chǎn)生高熱，高溫使得故障率提高）；（2）簡述各種功耗產(chǎn)生原理：1，IC功耗=動態(tài)功耗+靜態(tài)功耗；2，動態(tài)功耗=翻轉(zhuǎn)功耗+短路功耗；翻轉(zhuǎn)功耗=由于電路翻轉(zhuǎn)所致的功耗短路功耗=P，N管同時導(dǎo)通所引起的短路電流所致功耗；3，靜態(tài)功耗=PN結(jié)漏電功耗+亞閾電流功耗，（3）概述總線翻轉(zhuǎn)編碼（Buss-Inverting）；總線翻轉(zhuǎn)編碼降低的功耗比例：1，當(dāng)t-1時刻總線上的數(shù)據(jù)B（t-1） 與t時刻要傳輸?shù)臄?shù)據(jù)b（t）之間的海明距離H（t小于等于N/2（N總線寬度）時傳原碼，大于N/2時傳反碼，增加一條線INV用于標(biāo)志總線上傳的是原碼還是反碼，傳原碼時INV=0，傳反碼時INV=1；2，由于是當(dāng)某位發(fā)生跳變概率大于50%時才傳反碼，且N/2（N為總線寬度）個左右的跳變次數(shù)出現(xiàn)概率最高，故峰值功耗減小50，但平均功耗的降低25，且總線越寬平均功耗降低的比例越小（4）簡述功耗估算的兩種方法，及其優(yōu)缺點：電路模擬方法:優(yōu)點是簡單精確；缺點是速度慢，分析規(guī)模有限，與輸入激勵有關(guān)；概率方法:優(yōu)點是與輸入激勵無關(guān)，速度快規(guī)模大；缺點是精度差，只能分析動態(tài)功耗（5）簡述在什么樣的電路中適合采用門控時鐘技術(shù)（Clock Gating）：1，在某些時鐘周期內(nèi)，寄存器不工作的電路；2，具有同步控制信號、同步裝載、同步復(fù)位的電路；3，具有大量寄存器的電路（6）簡述采用多電壓域設(shè)計的理由，采用電平轉(zhuǎn)換（Level Shifter）的理由：1，在SOC中部分性能要求不盡相同，可工作在不同電壓下，性能要求高的工作在高電壓域，要求低的可工作在低電壓域，如果采用多電壓域的話可大大降低功耗；2，在高推低時，電路雖然可以工作，但時序不準(zhǔn)，需要LS，在低推高時，可能出現(xiàn)PN管同時導(dǎo)通，所以必須采用LS（7）簡述Power-Gating與Clock-Gating的不同：1，Clock-Gating只關(guān)斷時鐘，且只能節(jié)省動態(tài)功耗，而靜態(tài)功耗不變；2，Power-Gating是關(guān)斷電源，既能降低動態(tài)功耗，又能降低靜態(tài)功耗，但不能降低開關(guān)管漏電功耗（8）在有限狀態(tài)機(jī)狀態(tài)賦值算法的目標(biāo)函數(shù)是什么，解釋其意義：1，P表示從Si到Sj狀態(tài)的概率，H表示狀態(tài)Si，Sj之間的海明距離即異或值中1的個數(shù)；2，目標(biāo)是所有狀態(tài)的現(xiàn)狀態(tài)到下一狀態(tài)的跳變概率與跳變位數(shù)乘積之和的最小化（9）一種雙門限電壓技術(shù)雙閾值設(shè)計技術(shù)（Dual Threshold）是如何達(dá)到既保持電路速度，又能降低功耗：對于高速翻轉(zhuǎn)的關(guān)鍵路徑電路采用低閾值電路，以保證速度，對于非關(guān)鍵路徑電路采用高閾值電路，減少漏流，以降低靜態(tài)功耗（10）簡述靜態(tài)CMOS電路、動態(tài)MOS電路和傳輸門電路的優(yōu)劣：1， CMOS電路優(yōu)點：不帶時鐘，易設(shè)計，翻轉(zhuǎn)率小功耗小，抗噪聲抗干擾性能好，可擴(kuò)展延伸，規(guī)模大；缺點：面積大，速度慢，有毛刺，負(fù)載大2， 動態(tài)MOS電路優(yōu)點：帶時鐘，速度快，負(fù)載小，面積?。蝗秉c：翻轉(zhuǎn)率大功耗大，設(shè)計復(fù)雜度高3， 傳輸門電路優(yōu)點：適合多路選擇器，電路實現(xiàn)簡單，靈活性好；缺點：級聯(lián)速度低，可能存在輸入到輸出通路（11）簡述電源門控技術(shù)Power-Gating的組成部分，及其各自作用：1， 開關(guān)網(wǎng)絡(luò)Switching network為了避免多層次的Power Gating，即避免壓降過大；2， 隔離單元Isolation cells將斷電模塊與正常工作模塊進(jìn)行隔離，且加入隔離單元之后的輸出不影響后面模塊的正常工作（AND變0；OR變1；LATCH保持）；3， 狀態(tài)恢復(fù)單元Retention flops將模塊關(guān)斷前的狀態(tài)保存起來，以供模塊通電恢復(fù)所用，減少恢復(fù)時所需的時間與功耗；4， 控制器單元Power gating controller控制模塊斷電與通電的時序與條件，防止意外斷電與通電；5， 電平轉(zhuǎn)換單元Level Shifter在多電壓域中，避免高電壓驅(qū)動單元與低電壓驅(qū)動單元連接時出現(xiàn)的時序不準(zhǔn)、PN管同時導(dǎo)通等造成的信號傳輸錯誤。（12）狀態(tài)保留與恢復(fù)的三種方法，及其優(yōu)缺點： 1，基于軟件的方法：將Power-down塊的狀態(tài)存儲于不斷電的存儲器中，其缺點是有時間延時，且一直產(chǎn)生功耗，增加了系統(tǒng)復(fù)雜度 2，基于掃描鏈的方法：優(yōu)點是Power-down塊可全部斷電，適合長時間不工作情況；缺點是跳變頻率高，電壓降大 3，基于寄存器的方法：優(yōu)點是面積增加小，只有一個控制腳；缺點是時鐘到輸出的延時長，輸入保持時間長，控制腳變化時，時鐘信號必須置0（13）簡述降低功耗從哪些方面入手：1，降低電源電壓（或降低邏輯擺幅）；2，減少翻轉(zhuǎn)；3，減小負(fù)載電容；4，用盡量低的時鐘頻率；5，減小漏電電流（14）簡述動態(tài)功耗優(yōu)化設(shè)計技術(shù)有哪些，及其原理： ，算法級設(shè)計：1，差分系數(shù)法DCM采用額外的加法與縮短的乘法操作來取代長乘法，縮短了乘法操作，節(jié)省了由過長的操作所致的功耗；2，規(guī)范帶符號處理CSD采用了三進(jìn)制，沒有兩個連續(xù)的非零，即減少了連續(xù)的1的個數(shù)，大大降低乘法器的翻轉(zhuǎn)功耗；，結(jié)構(gòu)級設(shè)計：1，降低電源電壓功耗大大下降但延遲增大，采用縮小晶體管尺寸、并行/流水結(jié)構(gòu)來補(bǔ)償；2，減少操作優(yōu)化較小了有效電容，但關(guān)鍵路徑會加長；，邏輯級設(shè)計：1，總線編碼傳輸技術(shù)Buss-Inverting通過判斷海明距離，降低翻轉(zhuǎn)頻率，來降低功耗；2，基于預(yù)先計算法預(yù)先計算的值用于控制下一周期真實邏輯值的計算，目的是降低電路內(nèi)部節(jié)點的“活躍性”，但增加了面積和延遲；3，門控時鐘技術(shù)Clock Gating通過控制邏輯單元與鎖存器的組合來控制時鐘信號的關(guān)與開，最終降低動態(tài)功耗，且降低了毛刺，但增加了復(fù)雜度，可測性可靠性受影響；4，操作數(shù)隔離技術(shù)Operand Isolation通過增加一個隔離邏輯單元（AND/OR），從而讓使能信號能夠控制某些單元的運(yùn)算與否，避免不必要的運(yùn)算產(chǎn)生功耗；5，狀態(tài)編碼技術(shù)對跳變頻率非常高的狀態(tài)，讓其編碼值海明距離盡量短，以減少翻轉(zhuǎn)次數(shù)；，電路級設(shè)計：1，邏輯重構(gòu)將翻轉(zhuǎn)率高的操作盡可能往靠近輸出方向移動，將低翻轉(zhuǎn)率操作盡可能遠(yuǎn)離輸出方向，降低總翻轉(zhuǎn)率；2，等價節(jié)點交換將跳變概率高的信號通過等價節(jié)點交換接到負(fù)載最小的節(jié)點；，低功耗工藝映射：將高跳變開關(guān)埋入單元內(nèi)部，盡量減少線上功耗（15）簡述靜態(tài)功耗控制技術(shù)有哪些，及其原理： 1，電源門控技術(shù)Power-Gating：對長期閑置的關(guān)斷其總電源，對短期閑置的關(guān)斷部分電源，既能降低動態(tài)功耗，又能降低靜態(tài)功耗2，管堆疊技術(shù)：增大了Vth，減小了VDS，串聯(lián)堆疊管越多漏流越小，不通的管子位置越低（靠近地）漏流越小，插入高閾值管對降低漏流大有好處 3，雙/多閾值技術(shù)：對于高速翻轉(zhuǎn)的關(guān)鍵路徑電路采用低閾值電路，以保證速度，對于非關(guān)鍵路徑電路采用高閾值電路，減少漏流，以降低靜態(tài)功耗 4，動態(tài)閾值技術(shù)：通過襯底偏置，改變閾值電壓Vth，減小漏流（16）簡述SRAM的基本結(jié)構(gòu)： 存儲體Memory Core；字譯碼器Word Decoders；位譯碼器Column Decoders；預(yù)充電單元Precharge Cell；敏感放大器Sense Amplifiers（17）簡述軟件設(shè)計對功耗的影響方面；在軟件設(shè)計中降低存儲器訪問功耗的主要原則： 1，存儲訪問、總線操作、數(shù)據(jù)通路、控制邏輯和時鐘樹；2，主要原則包括：最少算法中的存儲訪問次數(shù)，最少算法中總的存儲訪問需求，盡量訪問最近的存儲器，有效利用存儲器的帶寬。（18）什么是空間冗余編碼、時間冗余編碼： 1，空間冗余編碼：以增加總線寬度，用帶寬換取功耗 2，時間冗余編碼：以增加時間周期，來換取功耗計算題：（一）計算2輸入或非門分別在靜態(tài)CMOS電路與動態(tài)MOS電路的活躍度輸入組合：（00、01、10、11）對動態(tài)電路輸入為（01、10、11）時都會發(fā)生放電，因此對靜態(tài)電路輸入只有從00跳到01、10、11或從01、10、11跳到00時才發(fā)生翻轉(zhuǎn)，故CMOS或非門 動態(tài)MOS或非門CMOS非門 （二）寫出Buss-Invert總線翻轉(zhuǎn)編碼（BI）的表達(dá)式，及舉例說明其降低功耗的原理（TO，BI-TO編碼同理）：編碼： 解碼：符號含義： B(t)：t時刻總線上真正傳的數(shù)據(jù)，即編碼后的數(shù)據(jù) b(t)：t時刻的真值，編碼前的數(shù)據(jù) INV(t)：t時刻附加線的值 H(t)：（B（t1）INV（t1）（b（t）0）結(jié)果中1的個數(shù)原始編碼方式 翻轉(zhuǎn)次數(shù)0000 0101 1010 1111 01100 1010 1001 0100 11 0011 1010 0110 0111 10 1100 0001 0000 0100 11 0000 0011 0111 1011 10 總翻轉(zhuǎn)次數(shù)42 總線編碼方式 INV 翻轉(zhuǎn)次數(shù) 0000 0101 1010 1111 0 0 0011 0101 0110 1011 1 5+1=60011 1010 0110 0111 0 6+1=70011 1110 1111 1011 1 5+1=60000 0011 0111 1011 0 6+1=7 總翻轉(zhuǎn)次數(shù)26 （四）對于以下邏輯，假設(shè)對所有輸入Xi=1，2，3有其為1的概率為P(Xi)=0.5，活躍性A(Xi)=20*106/s，該邏輯工作在100MHz，不考慮同時跳變情況，計算Y=1的概率P(Y)和單周期內(nèi)跳變次數(shù)a(Y) 基本概念與公式：P(xi)是信號xi=1的概率；A(xi)是信號xi在單位時間內(nèi)跳變次數(shù)；跳變概率；布爾差分；非；與；與非；或；或非；異或；同或。=+=0.375=6*107/s；（五）使用時鐘門控技術(shù)Clock-Gating改造邏輯電路作圖：（六）采用預(yù)先計算的方法實現(xiàn)32位數(shù)A與B的比較電路：AB時輸出為1；AB時輸出為0，作圖，假如A、B最高位為1的概率都為0.5，計算可節(jié)省的功耗： 從最高位比較開始，將最高位的同或值作為使能信號控制下一級比較單元； P(A31)=P(B31)=0.5，（七）作圖并說明操作數(shù)隔離技術(shù)節(jié)約功耗的原理：通過增加一個隔離邏輯單元（此處是兩個與門AND），從而使使能信號Enable能控制前面的運(yùn)算X，如果Enable=1則運(yùn)算X運(yùn)行，Enable=0則運(yùn)算X不運(yùn)行，即寄存器A、B的輸出不會經(jīng)過之后的邏輯單元運(yùn)算進(jìn)入C，直到Enable有效運(yùn)算才開始。（八）列出靜態(tài)存儲器SRAM減小功耗的途徑（采用到的降低功耗技術(shù)）（動態(tài)功耗）；做出采用自定時技術(shù)產(chǎn)生字線脈寬的示意圖，并說明其實現(xiàn)原理：1，減小開關(guān)電容（分體設(shè)計技術(shù)、分割字線技術(shù)）；2，采用敏感放大器來降低電壓擺幅（字線脈沖自定時技術(shù)）；3，降低寫驅(qū)動功耗（譯碼電路設(shè)計技術(shù)）；4，降低敏感放大器電路的功耗（敏感放大器自定時技術(shù)）在離字線驅(qū)動器最遠(yuǎn)端增加了虛擬位Dummy Column，其中的單元都固定存1，讀操作時，字使能信號使RS觸發(fā)器產(chǎn)生字線有效信號，當(dāng)讀取操作按存儲行讀取至最末端的虛擬位時，Dummy Column產(chǎn)生讀出信號將RS觸發(fā)器復(fù)位，從而使字線無效，完成讀操作。（九）某SOC芯片工作狀態(tài)如下表，根據(jù)該圖做出Power-Gating實現(xiàn)示意圖，并說明：當(dāng)SOC芯片處于以下幾種狀態(tài)時，各單元工作情況如下：1，關(guān)機(jī)狀態(tài)：K1斷開，所有單元關(guān)閉；2，深度