第4章 并口中斷.ppt_第1頁
第4章 并口中斷.ppt_第2頁
第4章 并口中斷.ppt_第3頁
第4章 并口中斷.ppt_第4頁
第4章 并口中斷.ppt_第5頁
已閱讀5頁，還剩7頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

第4章并行口和中斷系統(tǒng) 重點 1 并行口編程2 中斷系統(tǒng)編程 接口的基本概念 接口 CPU與外設之間的連接電路接口作用 緩沖鎖存數(shù)據(jù)地址譯碼信息格式轉(zhuǎn)換傳遞狀態(tài)發(fā)布命令 MCS 51并行口 P0 P1 P2 P3雙向輸入 輸出接口可按位訪問P0為三態(tài)雙向輸入 輸出接口P1 P2 P3為準雙向口 并行口功能 P0口 雙重功能輸入 輸出口輸出外部存儲器的低8位地址P1口 只作為輸入 輸出口P2口 雙重功能輸入 輸出口輸出外部存儲器的高8位地址 P3口 輸入 輸出口第二功能 P3 0 RXD 串行輸入 P3 1 TXD 串行輸出 P3 2 INT0外部中斷0輸入線P3 3 INT1外部中斷1輸入線P3 4 T0定時器0外部計數(shù)脈沖輸入線P3 5 T1定時器1外部計數(shù)脈沖輸入線P3 6 外部數(shù)據(jù)存儲器寫信號P3 7 外部數(shù)據(jù)存儲器讀信號 并口使用特點 P0 P1 P3作為普通輸入時 應先向該口寫 1 例如 MOVP1 0FFHMOVA P1 TTL與CMOS電平 TTL電平 輸出高電平 2 4V 輸出低電平 2 0V 輸入低電平 0 8V 噪聲容限是0 4V CMOS電平 1 邏輯電平電壓接近于電源電壓 0 邏輯電平接近于0V 而且具有很寬的噪聲容限 例4 1監(jiān)測開關控制LED 例4 1程序代碼 例4 2多LE

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論