改進型共源共柵電流鏡設計報告0.6um.doc

改進型共源共柵電流鏡設計報告Author: 岳生生 Director: 羅廣孝（講師）【摘要】： 本文介紹0.6um CMOS 工藝設計的改進型共源共柵電流鏡，利用Hspice仿真，通過仿真圖嚴謹、細致和全面地把這個電流鏡設計過程展現給讀者?！娟P鍵字】：共源共柵、高輸出電阻、低輸出電壓一 邊界條件1.1工藝規(guī)范(1) 硅晶體的一些常數硅帶隙1.205V(300K)波爾茲曼常數1.38e-23J/K本征載流子濃度(300K)1.45e10真空介電常數8.85e-14F/cm硅介電常數1.05e-12F/cm二氧化硅介電常數3.5e-13F/cm電子電荷1.6e-19C(2) 制造工藝0.6um COMS N_WELL 3metal 1poly(3) SPICE LEVEL49 COMS體工藝模型參數MOSFETN_channelP_channel閾值電壓0.736V-1.02V本征導電因子(跨導參數)KP119 e-651.7e-6【注】：由于晶圓制造廠商提供BSIM3V3的MOS模型，而沒有直接提供以上設計參數，它們是根據BSIM3V3用戶手冊推薦的公式并利用晶圓制造廠商提供的BSIM3V3 MOS器件模型參數計算出來的，其實這些公式可以從集成電路設計與仿真中得到，將這些公式和BSIM3V3器件模型參數羅列如下：計算公式，MOSFETN_channelP_channel0.7278V-1.02V4.260e-02 1.92e-02柵氧化層厚度1.25e-081.3e-08溝道摻雜濃度1.2721e+172.51e+161.2電源電壓MIN：4.5V； TYP：5.0V； MAX：5.5V1.3工作溫度MIN：0； TYP：27； MAX：100二 設計指標2.1電流比 1：12.2輸出電壓最小值 0.5V2.3輸出電流變化范圍 5100UA三 確定電路拓撲結構設計選擇的電路拓撲結構如下圖所示：其中：每個MOSFET的襯底都接地，(W/L)1=(W/L)2; (W/L)3=(W/L)4. 5點是輸出點。RL負載。通過大信號直流工作點分析和小信號等效電路分析，可以知道該電路的特點如下：1.小信號輸入電阻低（1/gm1）2.輸入端工作電壓低（）3.小信號輸出電阻高（）4.輸出端最小工作電壓低（）四 設計變量初始估算4.1確定(W/L)1、（W/L）2為了計算設計變量，我們有必要了解電路MOSFET的工作狀態(tài)，為了使輸出端最小工作電壓小于0.5V, 令：MN3管工作于臨界飽和區(qū)（即：=0.5V），而MN1、MN2管隨著輸入電流從5UA變到100UA的過程中先工作在過飽和區(qū)最終工作在臨界飽和區(qū)，同時令：當MN1、MN2工作在臨界飽和區(qū)時。(其中，為什么可以成立，參考Allen的CMOS 模擬集成電路設計（第二版）之P106(【注】：*其實也可以采用別的設計方案，比如：在100UA且時，令MN2、MN3同時工作在臨界飽和區(qū)，則：，為了使版圖面積最小化，令，則：，后續(xù)的計算和剛開始討論的方案類似，讀者可以自己展開。）*以下我們再回到剛開頭討論的方案，為了使MN1、MN2工作在飽和區(qū)，則必須：(以MN2為例計算)，4.2確定(W/L)3、（W/L）4 從MN3管的角度來考慮問題，當100UA時，為了使MN2管工作在臨界飽和區(qū)，的電壓降不可以過大，即：， （其中：）又MN3管工作于臨界飽和區(qū)，則：4.3確定(W/L)B 為了節(jié)省面積，和設計的方便，取(W/L)B=14.4確定IB在確定IB前要先計算,根據襯偏效應可以得到:因為MN3工作在臨界飽和區(qū)，所以：又MNB管工作于MOS二極管狀態(tài)：4.5確定溝道長度L對溝道長度的約束有：1一定的下，要使較大，則要取較小的值，即L要取較大的值。2短溝效應，要求L取較大的值。3溝道調制效應，要求L取較大的值。4匹配性，要求L取較大的值。5可生產性，要求L取較規(guī)整的值。6寄生性，要求L取較小的值。7最小的版圖面積，要求L取的較小的值。8工業(yè)界的經驗要求：L=5倍的特征尺寸。綜上所述，版圖設計中取4.6驗證直流工作點1. MNB：二極管連接確保它工作于飽和區(qū)。2. MN3：工作于臨界飽和工作區(qū)。3. MN1、MN2：當,它們工作于臨界飽和區(qū)；當減小時，減小且增大，使它 們工作在過飽和區(qū)。4. MN4：要使MN4管工作于飽和區(qū)，則：而,顯然上式成立。即MN4工作于飽和區(qū)。五 HSPICE仿真驗證5.1旨在調整設計變量的仿真5.1.1電路拓撲結構節(jié)點命名：其中：每個MOSFET的襯底都接地，(W/L)1=(W/L)2; (W/L)3=(W/L)4.5.1.2按初始估算設計變量仿真采用初始估算的設計變量，即：(W/L)1=(W/L)2=(W/L)3=(W/L)4=40.5UM/1.5UM; (W/L)B=1.5UM/1.5UM;IB=20UA，同時調整RL44.3KOHM，使MN3進入臨界飽和。仿真輸入：該電路的HSPICE仿真網表文件為：cascode gate source.sp,文本如下：common source_gate.option post=2 numdgt=7 tnom=27.lib E:yss133cmos_emulatecmos_libCSMC_HJ_06UM_CMOS.LIB TTM1 2 1 GND GND CMOSN L=1.5U W=40.5U M2 3 1 GND GND CMOSN L=1.5U W=40.5UM3 5 4 3 GND CMOSN L=1.5U W=40.5UM4 1 4 2 GND CMOSN L=1.5U W=40.5UM5 4 4 GND GND CMOSN L=1.5U W=1.5URL VD 5 44.3K VDD VD GND DC 5VIB VD 4 DC 20UAIIN VD 1 DC 100UA.OP.END仿真輸出：靜態(tài)工作點分析的結果在cascode gate source.lis文件中，其中可以看到如下的內容：可見MN14管都工作在飽和區(qū)，可是輸出端(5節(jié)點)電壓約為0.576V超過指標要求，因此需要進一步更為重要的調整和仿真。5.1.3調整設計變量仿真1.調整步驟一：根據，要減小，可以減小或增大，為了版圖設計的方便，保持初始估算的值，而把調小到15UA。這時，(W/L)1=(W/L)2 (W/L)3=(W/L)4=40.5UM/1.5UM; (W/L)B=1.5UM/1.5UM; IB=15UA，同時調整RL45.17KOHM，使MN3進入臨界飽和。仿真輸入：該電路的HSPICE仿真網表文件為：cascode gate source.sp,文本如下：common source_gate.option post=2 numdgt=7 tnom=27.lib E:yss133cmos_emulatecmos_libCSMC_HJ_06UM_CMOS.LIB TTM1 2 1 GND GND CMOSN L=1.5U W=40.5U M2 3 1 GND GND CMOSN L=1.5U W=40.5UM3 5 4 3 GND CMOSN L=1.5U W=40.5UM4 1 4 2 GND CMOSN L=1.5U W=40.5UM5 4 4 GND GND CMOSN L=1.5U W=1.5URL VD 5 45.17K VDD VD GND DC 5VIB VD 4 DC 15UAIIN VD 1 DC 100UA.OP.END仿真輸出：靜態(tài)工作點分析的結果在cascode gate source.lis文件中，其中可以看到如下的內容：可見輸出端(5節(jié)點)電壓約為0.499V符合指標要求，同時MN1、MN2均在飽和區(qū)，但要求輸入電流從5ua100ua變化，因此接下來改變輸入電流IIN,調整RL使m3工作在臨界飽和狀態(tài)。2. 改變IIN調節(jié)RL使m3工作在臨界飽和狀態(tài)。當IIN=6UA時，(W/L)1=(W/L)2 (W/L)3=(W/L)4=40.5UM/1.5UM; (W/L)B=1.5UM/1.5UM; IB=15UA，同時調整RL760KOHM，使MN3進入臨界飽和。仿真輸出：靜態(tài)工作點分析的結果在cascode gate source.lis文件中，其中可以看到如下的內容：IIN=6ua時，仿真能滿足要求。3IIN=5ua 時，(W/L)1=(W/L)2 (W/L)3=(W/L)4=40.5UM/1.5UM; (W/L)B=1.5UM/1.5UM; IB=15UA，同時調整RL913KOHM，使MN3進入臨界飽和。仿真輸出：靜態(tài)工作點分析的結果在cascode gate source.lis文件中，其中可以看到如下的內容：可以看到，m4處在截止狀態(tài)。應進行第二次調整。3調整步驟二：根據MOS管的工作原理可知，要使MN4退出截止區(qū)，應該增大，考慮到器件對稱性同時增大和,又,所以應該把(W/L)14調小。當(W/L)1=(W/L)2=(W/L)3=(W/L)4=38UM/1.5UM; (W/L)B=1.5UM/1.5UM; IB=15UA，同時調整RL45.2KOHM，使MN3進入臨界飽和。仿真輸入：該電路的HSPICE仿真網表文件為：cascode gate source.sp,文本如下：common source_gate.option post=2 numdgt=7 tnom=27.lib E:yss133cmos_emulatecmos_libCSMC_HJ_06UM_CMOS.LIB TTM1 2 1 GND GND CMOSN L=1.5U W=38U M2 3 1 GND GND CMOSN L=1.5U W=38UM3 5 4 3 GND CMOSN L=1.5U W=38UM4 1 4 2 GND CMOSN L=1.5U W=38UM5 4 4 GND GND CMOSN L=1.5U W=1.5URL VD 5 913k VDD VD GND DC 5VIB VD 4 DC 15UAIIN VD 1 DC 5UA.OP.END仿真輸出：靜態(tài)工作點分析的結果在cascode gate source.lis文件中，其中可以看到如下的內容：可見MN1MN4均工作在飽和區(qū)，輸出電流和輸入電流（5UA）相近，輸出電壓約為0.449V符合指標要求。為了進一步驗證設計變量是否適合，我們把增加到50UA和100UA的再進行仿真，只要在cascode gate source.sp文件中把*IIN VD 1 DC 100UA分別改為：*IIN VD 1 DC 50UA和*IIN VD 1 DC 100UA，并適當的調整RL使MN3剛好進入臨界飽和即可。通過仿真可以得到下表的一組數據：(A)()(V)(A)100U45.21K499.787 M99.54 U0.46%50U90.5K480.856 M49.935 U0.13%5U913K449.27M4.98U0.4%(注：仿真時電路中的每個MOSFET均處于飽和區(qū))附： 在不同輸出電壓Vout下，同時改變輸入電流，得到輸出電流的一組曲線。 仿真輸入：該電路的HSPICE仿真網表文件為：cascode gate source.sp,文本如下 common source_gate.option post=2 numdgt=7 tnom=27.lib E:yss133cmos_emulatecmos_libCSMC_HJ_06UM_CMOS.LIB TTM1 2 1 GND GND CMOSN L=1.5U W=38U M2 3 1 GND GND CMOSN L=1.5U W=38UM3 5 4 3 GND CMOSN L=1.5U W=38UM4 1 4 2 GND CMOSN L=1.5U W=38UM5 4 4 GND GND CMOSN L=1.5U W=1.5URL VD1 5 0 V1 VD1 GND DC 1 VDD VD GND DC 5VIB VD 4 DC 15UAIIN VD 1 DC 100UA.OP.DC V1 0 5 .1 IIN 5UA 100UA 5UA .PRINT DC I(IIN) I(RL).END仿真的一組曲線，如下圖所示：總之，設計變量調整到目前為止，該電路的直流大信號靜態(tài)工作點已經比較合適。我們可以暫時確定設計變量如下：(W/L)1=(W/L)2=(W/L)3=(W/L)4=38UM/1.5UM;(W/L)B=1.5UM/1.5UM;IB=15UA。5.2電路指標驗證5.2.1輸出電流隨輸入電流變化的情況驗證輸入：cascode gate source.sp 關鍵語句：.DC IIN 5UA 100UA 1UA.PRINT DC I(IIN) I(RL)驗證輸出：A. 總的I(RL)與I(IIN)的關系圖：B.=5UA處局部放大(0.01/5)*100%=0.2%(注：此時的RL=45.21K,輸出節(jié)點電壓較高)C.50UA處局部放大(0.01/50)*100%=0.02%D. 100UA處局部放大(0.05/100)*100%=0.05%綜上所述：設計指標(1)在0.46最壞的情況下得到滿足，同時設計指標(3)也得到了滿足。5.2.2輸出端工作電壓(設計指標(2)驗證)“5.1”部分的仿真已經明確：，即設計指標(2)已經得到滿足。5.2.3輸入端工作電壓驗證輸入：cascode gate source.sp 關鍵語句：.DC IIN 5UA 100UA 1UA.PRINT DC I(IIN) V(1)驗證輸出：輸入端工作電壓最大值5.2.4小信號分析（ IIN=DC 50UA + AC 5UA,RL=45.2KOHM）驗證輸入：cascode ga