第16講 第5章 存儲(chǔ)器原理與接口技術(shù).ppt

微型計(jì)算機(jī)原理與應(yīng)用第5章玩轉(zhuǎn)存儲(chǔ)器 第5章存儲(chǔ)器原理及接口技術(shù)2 第五章半導(dǎo)體存儲(chǔ)器 主要內(nèi)容 學(xué)習(xí)目標(biāo) 重點(diǎn)難點(diǎn) 第5章存儲(chǔ)器原理及接口技術(shù)3 主要內(nèi)容 5 1概述 5 2隨機(jī)存取存儲(chǔ)器RAM 5 3只讀存儲(chǔ)器ROM 5 4存儲(chǔ)器芯片與CPU的連接 5 5高速緩沖存儲(chǔ)器Cache 第5章存儲(chǔ)器原理及接口技術(shù)4 學(xué)習(xí)目標(biāo) 1 了解各類半導(dǎo)體存儲(chǔ)器的應(yīng)用特點(diǎn) 2 熟悉半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu) 3 掌握SRAM2114 DRAM4116 EPROM2764 EEPROM2817A的引腳功能 4 理解SRAM讀寫原理 DRAM讀寫和刷新原理 EPROM和EEPROM工作方式5 熟練掌握存儲(chǔ)芯片與CPU連接的方法 特別是譯碼電路 片選端 的處理 6 了解存儲(chǔ)芯片與CPU連接的總線驅(qū)動(dòng)和時(shí)序配合問題 第5章存儲(chǔ)器原理及接口技術(shù)5 重點(diǎn)難點(diǎn) 存儲(chǔ)器芯片與CPU的連接 第5章存儲(chǔ)器原理及接口技術(shù)6 為什么要有存儲(chǔ)器 大家想想馮 羅伊曼所提的計(jì)算機(jī)的結(jié)構(gòu) 第5章存儲(chǔ)器原理及接口技術(shù)7 5 1概述 5 1 1存儲(chǔ)系統(tǒng)的基本概念5 1 2存儲(chǔ)器的分類5 1 3存儲(chǔ)器的主要性能指標(biāo)5 1 4存儲(chǔ)器的組成結(jié)構(gòu) 第5章存儲(chǔ)器原理及接口技術(shù)8 5 1 1存儲(chǔ)系統(tǒng)的基本概念 存儲(chǔ)器是一種接收 保存和取出信息 程序 數(shù)據(jù) 文件 的設(shè)備 一種具有記憶功能的部件 是計(jì)算機(jī)的重要組成部分 是CUP最重要的系統(tǒng)資源之一 CPU與存儲(chǔ)器的關(guān)系如下圖所示 存儲(chǔ)器 CPU 第5章存儲(chǔ)器原理及接口技術(shù)10 寄存器與存儲(chǔ)器的比較 寄存器存儲(chǔ)器 在CPU內(nèi)部在CPU外部訪問速度快訪問速度慢容量小 成本高容量大 成本低用名字表示用地址表示沒有地址地址可用各種方式形成 寄存器可以存放數(shù)據(jù) 存儲(chǔ)器也可以存放數(shù)據(jù) 有什么不同 第5章存儲(chǔ)器原理及接口技術(shù)11 5 1 2存儲(chǔ)器的分類 按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類按存儲(chǔ)器存取方式分類按在微機(jī)系統(tǒng)中位置分類 第5章存儲(chǔ)器原理及接口技術(shù)12 按存放信息原理不同 5 1 2存儲(chǔ)器的分類 按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類 磁芯存儲(chǔ)器 半導(dǎo)體存儲(chǔ)器 光電存儲(chǔ)器 磁膜 磁泡和其它磁表面存儲(chǔ)器以及光盤存儲(chǔ)器等 按存儲(chǔ)器存取方式分類 隨機(jī)存取存儲(chǔ)器RAM RandomAccessMemory 只讀存儲(chǔ)器ROM Read OnlyMemory 又稱讀寫存儲(chǔ)器 指能夠通過指令隨機(jī)地 個(gè)別地對其中各個(gè)單元進(jìn)行讀 寫操作的一類存儲(chǔ)器 在微機(jī)系統(tǒng)的在線運(yùn)行過程中 只能對其進(jìn)行讀操作 而不能進(jìn)行寫操作的一類存儲(chǔ)器 靜態(tài)RAM動(dòng)態(tài)RAM 掩膜ROM MROM 可編程ROM PROM 可擦除編程ROM EPROM 按工藝不同 第5章存儲(chǔ)器原理及接口技術(shù)13 5 1 2存儲(chǔ)器的分類 按在微機(jī)系統(tǒng)中的位置分類 主存儲(chǔ)器 內(nèi)存 MainMemory 輔助存儲(chǔ)器 外存 ExternalMemory 用來存放計(jì)算機(jī)正在執(zhí)行的或經(jīng)常使用的程序和數(shù)據(jù) CPU可以直接對它進(jìn)行訪問 一般是由半導(dǎo)體存儲(chǔ)器構(gòu)成 通常裝在主板上 存取速度快 但容量有限 其大小受地址總線位數(shù)的限制 緩沖存儲(chǔ)器 緩存 CacheMemory 用來存放不經(jīng)常使用的程序和數(shù)據(jù) CPU不能直接訪問它 屬計(jì)算機(jī)的外部設(shè)備 是為彌補(bǔ)內(nèi)存容量的不足而配置的 容量大 成本低 所存儲(chǔ)信息既可以修改也可以長期保存 但存取速度慢 需要配置專門的驅(qū)動(dòng)設(shè)備才能完成對它的訪問 如硬盤 軟盤驅(qū)動(dòng)器等 位于主存與CPU之間 其存取速度非?？?但存儲(chǔ)容量更小 可用來解決存取速度與存儲(chǔ)容量之間的矛盾 提高整個(gè)系統(tǒng)的運(yùn)行速度 緩存是指臨時(shí)文件交換區(qū) 電腦把最常用的文件從存儲(chǔ)器里提出來臨時(shí)放在緩存里 就像把工具和材料搬上工作臺(tái)一樣 這樣會(huì)比用時(shí)現(xiàn)去倉庫取更方便 第5章存儲(chǔ)器原理及接口技術(shù)14 最快的是CPU上鑲的L1和L2緩存 顯卡的顯存是給GPU用的緩存 硬盤上也有16M或者32M的緩存 左圖上為硬盤控制芯片 下為硬盤緩存芯片 第5章存儲(chǔ)器原理及接口技術(shù)15 CPU CACHE MEMORY的關(guān)系 外存 放在計(jì)算機(jī)的主板上 第5章存儲(chǔ)器原理及接口技術(shù)16 5 1 2存儲(chǔ)器的分類 小結(jié) 什么是雙極型 什么是MOS型 第5章存儲(chǔ)器原理及接口技術(shù)17 5 1 3存儲(chǔ)器的主要性能指標(biāo) 存儲(chǔ)器性能指標(biāo)主要有三項(xiàng) 存儲(chǔ)容量 存儲(chǔ)速度 可靠性 存儲(chǔ)容量 反映存儲(chǔ)器可存儲(chǔ)信息量的指標(biāo) 以字?jǐn)?shù) 每個(gè)字的字長表示 如某存儲(chǔ)器存儲(chǔ)容量為64K 8位 即64K字節(jié) 64KB 存儲(chǔ)速度 完成一次訪問 讀 寫 存儲(chǔ)器的時(shí)間 可靠性 產(chǎn)品質(zhì)量 存取時(shí)間TA AccessTime 表示啟動(dòng)一次存儲(chǔ)操作到完成該操作所經(jīng)歷時(shí)間 存儲(chǔ)周期TMC MemoryCycle 兩次獨(dú)立的存儲(chǔ)操作之間所需的最小時(shí)間間隔 容量的表示見下頁 但現(xiàn)在通常用BANK來衡量 第5章存儲(chǔ)器原理及接口技術(shù)18 常用地址表示及計(jì)算方法 100H 256BYTE 00H FFH 400H 100HX4 256X4 1024 1KBYTE 000H 3FFH 1000H 400HX4 1024X4 4096 4KBYTE 000H FFFH 10000H 1000HX16 4KX16 64KBYTE 0000H FFFFH 100000 64KX16 1024K 1M 00000H FFFFFH 必須熟記 否則寸步難行 第5章存儲(chǔ)器原理及接口技術(shù)19 現(xiàn)代計(jì)算機(jī)中的存儲(chǔ)器處于全機(jī)中心地位 容量大 速度快 成本低 為解決三者之間的矛盾 目前通常采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu) 即使用高速緩沖存儲(chǔ)器 主存儲(chǔ)器和外存儲(chǔ)器 對存儲(chǔ)器的要求是 第5章存儲(chǔ)器原理及接口技術(shù)20 三級(jí)層次的存儲(chǔ)器結(jié)構(gòu) 存儲(chǔ)器的基本結(jié)構(gòu) 第5章存儲(chǔ)器原理及接口技術(shù)21 5 1 4存儲(chǔ)器層次結(jié)構(gòu) 呈現(xiàn)金字塔形結(jié)構(gòu) 越往上存儲(chǔ)器件的速度越快 CPU的訪問頻度越高 同時(shí)價(jià)格也越高 系統(tǒng)擁有量越小 第5章存儲(chǔ)器原理及接口技術(shù)22 5 1 4存儲(chǔ)器層次結(jié)構(gòu) 寄存器位于塔頂端 數(shù)量有限 存取速度最快 它和CPU關(guān)系最密切 向下依次是Cache 主存儲(chǔ)器 輔助存儲(chǔ)器 位于塔底的存儲(chǔ)設(shè)備 其容量最大 每位價(jià)格最低 但速度最慢 所以一個(gè)系統(tǒng)到底要用什么樣的存儲(chǔ)器取決于性價(jià)比 第5章存儲(chǔ)器原理及接口技術(shù)23 5 1 5存儲(chǔ)器的組成結(jié)構(gòu) 半導(dǎo)體存儲(chǔ)器一般由以下部分組成 存儲(chǔ)體 地址選擇電路 輸入輸出電路 控制電路 下面分別解釋各部分作用 第5章存儲(chǔ)器原理及接口技術(shù)24 1 存儲(chǔ)體 基本存儲(chǔ)電路是組成存儲(chǔ)器的基礎(chǔ)和核心 它用于存放一位二進(jìn)制信息 0 或 1 若干記憶單元 或稱基本存儲(chǔ)電路 組成一個(gè)存儲(chǔ)單元 一個(gè)存儲(chǔ)單元一般存儲(chǔ)一個(gè)字節(jié) 即存放8位二進(jìn)制信息 存儲(chǔ)體是存儲(chǔ)單元的集合體 2 譯碼驅(qū)動(dòng)電路 該電路實(shí)際上包含譯碼器和驅(qū)動(dòng)器兩部分 譯碼器的功能是實(shí)現(xiàn)多選1 即對于某一個(gè)輸入的地址碼 N個(gè)輸出線上有唯一一個(gè)高電平 或低電平 與之對應(yīng) 用以選擇一個(gè)存儲(chǔ)單元 第5章存儲(chǔ)器原理及接口技術(shù)25 1 單譯碼方式 第5章存儲(chǔ)器原理及接口技術(shù)26 十根地址線存儲(chǔ)單元 第5章存儲(chǔ)器原理及接口技術(shù)27 2 雙譯碼方式 第5章存儲(chǔ)器原理及接口技術(shù)28 A0 A1 A2 A3 A4 X0 X31 W0 0 W31 0 W0 31 W31 31 Y0 Y31 基本存儲(chǔ)電路 R W控制 Y 列 地址譯碼及I O控制 數(shù)據(jù)輸入 數(shù)據(jù)輸出 A5 A6 A7 A8 A9 X 行 地址譯碼器 5根線選多少單元 A0 A1 A2 A3 A4 第5章存儲(chǔ)器原理及接口技術(shù)29 第5章存儲(chǔ)器原理及接口技術(shù)30 3 地址寄存器 用于存放CPU訪問存儲(chǔ)單元的地址 經(jīng)譯碼驅(qū)動(dòng)后指向相應(yīng)的存儲(chǔ)單元 4 讀 寫電路 包括讀出放大器 寫入電路和讀 寫控制電路 用以完成對被選中單元中各位的讀出或?qū)懭氩僮?第5章存儲(chǔ)器原理及接口技術(shù)31 5 數(shù)據(jù)寄存器 用于暫時(shí)存放從存儲(chǔ)單元讀出的數(shù)據(jù) 或從CPU或I O端口送出的要寫入存儲(chǔ)器的數(shù)據(jù) 6 控制邏輯 接收來自CPU的啟動(dòng) 片選 讀 寫及清除命令 經(jīng)控制電路綜合和處理后 產(chǎn)生一組時(shí)序信號(hào)來控制存儲(chǔ)器的讀 寫操作 第5章存儲(chǔ)器原理及接口技術(shù)32 靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM 5 2隨機(jī)存取存儲(chǔ)器RAM RAM RandomAccessMemory 意指隨機(jī)存取存儲(chǔ)器 其工作特點(diǎn)是 在微機(jī)系統(tǒng)的工作過程中 可以隨機(jī)地對其中的各個(gè)存儲(chǔ)單元進(jìn)行讀 寫操作 第5章存儲(chǔ)器原理及接口技術(shù)33 5 2 1靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM 基本存儲(chǔ)單元 可以不看 基本工作原理 讀出操作 寫入操作X譯碼與Y譯碼信號(hào)消失后 T5 T8都截止 由于存儲(chǔ)單元有電源及負(fù)載管 可以不斷地向柵極補(bǔ)充電荷 依靠兩個(gè)反相器的交叉控制 只要不掉電 就能保持寫入的信息 1 而不用刷新 這種存儲(chǔ)電路的讀出過程是非破壞性的 即信息在讀出之后 原存儲(chǔ)電路的狀態(tài)不變 第5章存儲(chǔ)器原理及接口技術(shù)34 SRAM的不同規(guī)格 如2101 256 4位 2102 1K 1位 2114 1K 4位 4118 1K 8位 6116 2K 8位 已停產(chǎn) 很難買到 現(xiàn)在常用型號(hào) 6264 8K 8位 和62256 32K 8位 等 第5章存儲(chǔ)器原理及接口技術(shù)35 5 2 1靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM 典型存儲(chǔ)器 靜態(tài)RAM存儲(chǔ)器芯片Intel2114 1 外部結(jié)構(gòu) A0 A9 10根地址信號(hào)輸入引腳 讀 寫控制信號(hào)輸入引腳 當(dāng)為低電平時(shí) 使輸入三態(tài)門導(dǎo)通 信息由數(shù)據(jù)總線通過輸入數(shù)據(jù)控制電路寫入被選中的存儲(chǔ)單元 反之從所選中的存儲(chǔ)單元讀出信息送到數(shù)據(jù)總線 I O1 I O4 4根數(shù)據(jù)輸入 輸出信號(hào)引腳 低電平有效 通常接地址譯碼器的輸出端 5V 電源 GND 地 I O的意思是INPUT OUTPUT 第5章存儲(chǔ)器原理及接口技術(shù)36 5 2 1靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM 典型存儲(chǔ)器 靜態(tài)RAM存儲(chǔ)器芯片Intel2114 1KX4 2 內(nèi)部結(jié)構(gòu) 存儲(chǔ)矩陣 4096個(gè)存儲(chǔ)電路 64 64矩陣 地址譯碼器 輸入為10根線 采用兩級(jí)譯碼方式 其中6根用于行譯碼 4根用于列譯碼 I O控制電路 分為輸入數(shù)據(jù)控制電路和列I O電路 用于對信息的輸入 輸出進(jìn)行緩沖和控制 片選及讀 寫控制電路 用于實(shí)現(xiàn)對芯片的選擇及讀 寫控制 WE控制讀或?qū)?第5章存儲(chǔ)器原理及接口技術(shù)37 5 2 2動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM 基本存儲(chǔ)單元 基本工作原理 依靠T1管柵極電容的充放電原理來保存信息 當(dāng)柵極電容上充有電荷時(shí) 表示該單元保存信息 1 當(dāng)柵極電容上沒有電荷時(shí) 表示該單元保存信息 0 單管動(dòng)態(tài)存儲(chǔ)單元 寫入操作字選擇線為高電平 T1管導(dǎo)通 寫信號(hào)通過位線存入電容C中 讀操作字選擇線仍為高電平 存儲(chǔ)在電容C上的電荷 通過T1輸出到數(shù)據(jù)線上 通過讀出放大器 即可得到所保存的信息 刷新操作電容上所保存的電荷時(shí)間長了就會(huì)泄漏 造成了信息的丟失 因此 在動(dòng)態(tài)RAM的使用過程中 必須及時(shí)地向保存 1 的那些存儲(chǔ)單元補(bǔ)充電荷 以維持信息的存在 第5章存儲(chǔ)器原理及接口技術(shù)38 5 2 2動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM 典型存儲(chǔ)器 動(dòng)態(tài)RAM存儲(chǔ)器芯片Intel2164A 64KX1 1 外部結(jié)構(gòu) A0 A7 地址信號(hào)的輸入引腳 用來分時(shí)接收CPU送來的8位行 列地址 行地址選通信號(hào)輸入引腳 低電平有效 兼作芯片選擇信號(hào) 當(dāng)為低電平時(shí) 表明芯片當(dāng)前接收的是行地址 列地址選通信號(hào)輸入引腳 低電平有效 表明當(dāng)前正在接收的是列地址 此時(shí)應(yīng)保持為低電平 寫允許控制信號(hào)輸入引腳 當(dāng)其為低電平時(shí) 執(zhí)行寫操作 否則 執(zhí)行讀操作 DIN 數(shù)據(jù)輸入引腳 DOUT 數(shù)據(jù)輸出引腳 VDD 十5V電源引腳 Css 地 N C 未用引腳 8根地址線怎么可以選64K單元 第5章存儲(chǔ)器原理及接口技術(shù)39 5 2 2動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM 典型存儲(chǔ)器 動(dòng)態(tài)RAM存儲(chǔ)器芯片Intel2164A 2 內(nèi)部結(jié)構(gòu) 存儲(chǔ)體 64K 1 地址鎖存器 Intel2164A采用雙譯碼方式 其16位地址信息要分兩次送入芯片內(nèi)部 在芯片內(nèi)部有一個(gè)能保存8位地址信息的地址鎖存器 數(shù)據(jù)輸入緩沖器 用以暫存輸入的數(shù)據(jù) 數(shù)據(jù)輸出緩沖器 用以暫存要輸出的數(shù)據(jù) 1 4I O門電路 由行 列地址信號(hào)的最高位控制 能從相應(yīng)的4個(gè)存儲(chǔ)矩陣中選擇一個(gè)進(jìn)行輸入 輸出操作 第5章存儲(chǔ)器原理及接口技術(shù)40 5 2 2動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM 典型存儲(chǔ)器 動(dòng)態(tài)RAM存儲(chǔ)器芯片Intel2164A 2 內(nèi)部結(jié)構(gòu) 行 列時(shí)鐘緩沖器 用以協(xié)調(diào)行 列地址的選通信號(hào) 寫允許時(shí)鐘緩沖器 用以控制芯片的數(shù)據(jù)傳送方向 128讀出放大器 與4個(gè)128 128存儲(chǔ)陣列相對應(yīng) 接收由行地址選通的4 128個(gè)存儲(chǔ)單元的信息 經(jīng)放大后 再寫回原存儲(chǔ)單元 是實(shí)現(xiàn)刷新操作的重要部分 1 128行 列譯碼器 分別用來接收7位的行 列地址 經(jīng)譯碼后 從128 128個(gè)存儲(chǔ)單元中選擇一個(gè)確定的存儲(chǔ)單元 以便對其進(jìn)行讀 寫操作 第5章存儲(chǔ)器原理及接口技術(shù)41 小資料 RAM的特性 雙極型 速度快 10ns 集成度低 功耗大MOS型 速度慢 集成度高 功耗低 第5章存儲(chǔ)器原理及接口技術(shù)42 小資料 淺談內(nèi)存 以前的內(nèi)存內(nèi)存分成兩種 StaticRAM SRAM 靜態(tài)隨機(jī)存貯器 和DynamicRAM DRAM 動(dòng)態(tài)隨機(jī)存貯器 SRAM速度快 但制造成本高 這種內(nèi)存多見于Pentium時(shí)代的主板上 用來做高速緩存 Cache 這種緩存的邏輯位置介于CPU和DRAM之間 使用它可以大大減少CPU的等待時(shí)間 并提高系統(tǒng)性能 因此 這種緩存也稱為二級(jí)緩存 L2Cache 隨著Intel將L2Cache集成到CPU Medocino核心Celeron之后的絕大多數(shù)型號(hào) 后 AMD也開始將L2Cache集成到CPU中 目前SRAM在主板上幾乎已經(jīng)找不到蹤影了 第5章存儲(chǔ)器原理及接口技術(shù)43 SRAM的外形和普通的內(nèi)存就完全不一樣 而且只有在早期支持486主板以及Pentium級(jí)CPU的Socket7和Super7規(guī)格的主板上才能找到它們 第5章存儲(chǔ)器原理及接口技術(shù)44 小資料 淺談內(nèi)存 目前的主流內(nèi)存我們目前提到的內(nèi)存大多是指DRAM 這個(gè)名詞現(xiàn)在的意義已經(jīng)被用來泛指所有的PC主內(nèi)存 目前常見的DRAM包括SDRAM DDRSDRAM和RAMBUS 也稱RDRAM DRAM有三種接口類型 早期的SIMM和現(xiàn)在的標(biāo)準(zhǔn)DIMM DoubleIn lineMemoryModule 以及Intel主推的RIMM RAMBUSIn lineMemoryModule SynchronousDynamicRandomAccessMemory DoubleDataRate 第5章存儲(chǔ)器原理及接口技術(shù)45 SIMM內(nèi)存條是486及其他較早的PC機(jī)中常用的內(nèi)存的接口方式 現(xiàn)已被淘汰 這種內(nèi)存只有72個(gè)接觸點(diǎn) 因此又被稱為72線內(nèi)存 圖中所示的就是486及奔騰時(shí)代早期最常見的EDODRAM內(nèi)存條 第5章存儲(chǔ)器原理及接口技術(shù)46 小資料 淺談內(nèi)存 DIMMDIMM由于存在SDRAM和DDRSDRAM之分 而有兩種標(biāo)準(zhǔn)在市面上共存 即普通的DIMM和DDRDIMM 從外形上看 普通的SDRAM內(nèi)存條和DDRSDRAM條幾乎沒有什么區(qū)別 但仔細(xì)觀察還是可以發(fā)現(xiàn)一些不同之處 我們常說的SDRAM就是DIMM內(nèi)存條 它共有168 84 2面 個(gè)接觸點(diǎn) 故而這種內(nèi)存又被稱為168線內(nèi)存 而新標(biāo)準(zhǔn)的DDRSDRAM則具有184個(gè)接觸點(diǎn) 第5章存儲(chǔ)器原理及接口技術(shù)47 雖然SDRAM內(nèi)存條和DDRSDRAM內(nèi)存條的長度相同 而且其內(nèi)存顆粒的形狀也幾乎完全一樣 但仔細(xì)觀察的話會(huì)發(fā)現(xiàn) SDRAM的金手指處有兩個(gè)缺口 而DDRSDRAM只有一個(gè)缺口 這是辨別SDRAM和DDRSDRAM最簡單有效的辦法 第5章存儲(chǔ)器原理及接口技術(shù)48 這是Intel和RAMBUS公司主推的RDRAM內(nèi)存條 它采用的接口為RIMM 它也有184個(gè)接觸點(diǎn) 但這種內(nèi)存條從外觀上很容易和SDRAM或DDRSDRAM區(qū)分 它有一個(gè)用于屏蔽作用的金屬外殼罩在內(nèi)存顆粒上 第5章存儲(chǔ)器原理及接口技術(shù)49 1 ECCRAM ECC是ErrorCheckingandCorrecting 錯(cuò)誤檢查和糾正 ECC是用來檢驗(yàn)存儲(chǔ)在DRAM中的整體數(shù)據(jù)的一種電子方式2 EDORAM和突發(fā)模式RAM3 同步RAM SynchronousRAM 簡稱SDRAM 內(nèi)存名稱的代名詞4 RAMBUS內(nèi)存 簡單的說RAMBUS內(nèi)存就是一種高性能 芯片對芯片接口技術(shù)的新一代存儲(chǔ)產(chǎn)品 它使得新一代的處理器可以發(fā)揮出最佳的功能6 DDRSDRAM DDR是雙倍數(shù)據(jù)速率 DoubleDataRate DDR內(nèi)存就是SDRAM內(nèi)存的加強(qiáng)版 它主要是利用時(shí)鐘脈沖的上升沿與下降沿傳輸數(shù)據(jù) 相當(dāng)于原來兩倍的頻率的工作效率7 VirtualChannelMemory VCM 8 SLDRAM SynchnonousLinkDRAM 9 DIMM DualIn lineMemoryModules 雙邊接觸內(nèi)存模組 由于是雙邊的 所以共有84 2 168線接觸 所以人們常把這種內(nèi)存稱為168線內(nèi)存 SIMM SingleIn lineMemoryModules 單邊接觸內(nèi)存模組 72線內(nèi)存 TIPS 幾種新型的RAM技術(shù)及芯片類型 第5章存儲(chǔ)器原理及接口技術(shù)50 掩模式ROM MROM MaskROM 可編程ROM PROM ProgrammableROM 可擦除可編程ROM EPROM ErasableProgrammableROM 電可擦除可編程ROM EEPROM ElectricallyErasableProgrammableROM 快擦型存儲(chǔ)器 F1ashMemory 5 3只讀存儲(chǔ)器ROM ROM ReadOnlyMemory 意指只讀存儲(chǔ)器 其工作特點(diǎn)是 在微機(jī)系統(tǒng)的在線運(yùn)行過程中 只能對其進(jìn)行讀操作 而不能進(jìn)行寫操作 電源關(guān)斷 信息不會(huì)丟失 屬于非易失性存儲(chǔ)器件 常用來存放不需要改變的信息 第5章存儲(chǔ)器原理及接口技術(shù)51 5 3 1ROM存儲(chǔ)信息的原理和組成 ROM存儲(chǔ)位 X選擇線端加上選中信號(hào) S斷開 D 1 X選擇線端加上選中信號(hào) S閉合 D 0 第5章存儲(chǔ)器原理及接口技術(shù)52 5 3 2掩模式ROM MROM MROM是廠家根據(jù)用戶事先編寫好的機(jī)器碼程序 把0 1信息存儲(chǔ)在掩模圖形中而制成的芯片 芯片制成后 存儲(chǔ)位的狀態(tài)即0 1信息就被固定了 第5章存儲(chǔ)器原理及接口技術(shù)53 掩膜ROM 第5章存儲(chǔ)器原理及接口技術(shù)54 5 3 3可編程ROM PROM PROM一種可由用戶通過簡易設(shè)備寫入信息的ROM器件 存儲(chǔ)原理 1 二極管破壞型PROMPROM存儲(chǔ)器在出廠時(shí) 存儲(chǔ)體中每條字線和位線的交叉處都是兩個(gè)反向串聯(lián)的二極管的PN結(jié) 字線與位線之間不導(dǎo)通 即所有存儲(chǔ)內(nèi)容均為 1 如果用戶需要寫入程序 則通過專門的PROM寫入電路 產(chǎn)生足夠大的電流把要寫入 1 的那個(gè)存儲(chǔ)位上的二極管擊穿 造成這個(gè)PN結(jié)短路 只剩下順向的二極管跨連字線和位線 這時(shí) 此位就意味著寫入了 1 2 熔絲式PROM用戶編程時(shí) 靠專用寫入電路產(chǎn)生脈沖電流 來燒斷指定的熔絲 以達(dá)到寫入 1 的目的 PROM器件只能固化一次程序 數(shù)據(jù)寫入后 就不能再改變了 一次性 第5章存儲(chǔ)器原理及接口技術(shù)55 PROM 第5章存儲(chǔ)器原理及接口技術(shù)56 5 3 4可擦除可編程ROM EPROM 基本存儲(chǔ)單元 初始態(tài) 每個(gè)單元的浮動(dòng)?xùn)艠O上都沒有電荷 源極與漏極之間不導(dǎo)電 此時(shí)表示該存儲(chǔ)單元保存的信息為 1 寫入信息 0 在漏極和源極 即S 之間加上十25v的電壓 同時(shí)加上編程脈沖信號(hào) 50ns 漏極與源極間被瞬時(shí)擊穿 電子注入到浮動(dòng)?xùn)?在高壓電源去除之后 浮動(dòng)?xùn)艦樨?fù) 就形成了導(dǎo)電溝道 從而使相應(yīng)單元導(dǎo)通 即將0寫入該單元 清除信息 用一定波長的紫外光照射浮動(dòng)?xùn)?使負(fù)電荷獲取足夠的能量 擺脫SiO2的包圍 以光電流的形式釋放掉 即原來存儲(chǔ)的信息也就不存在了 2716 2732停產(chǎn) 2764 27128 27256等 第5章存儲(chǔ)器原理及接口技術(shù)57 5 3 4可擦除可編程ROM EPROM 典型EPROM芯片Intel2716 2KX8 1 外部結(jié)構(gòu) Al0 A0 地址信號(hào)輸入引腳 可尋址芯片的2K個(gè)存儲(chǔ)單元 O7 O0 雙向數(shù)據(jù)信號(hào)輸入輸出引腳 片選信號(hào)輸入引腳 低電平有效 只有當(dāng)該引腳轉(zhuǎn)入低電平時(shí) 才能對相應(yīng)的芯片進(jìn)行操作 數(shù)據(jù)輸出允許控制信號(hào)引腳 輸入 低電平有效 用以允許數(shù)據(jù)輸出 Vcc 5v電源 用于在線的讀操作 VPP 25v電源 用于在專用裝置上進(jìn)行寫操作 GND 地 第5章存儲(chǔ)器原理及接口技術(shù)58 5 3 4可擦除可編程ROM EPROM 典型EPROM芯片Intel2716 2 內(nèi)部結(jié)構(gòu) 存儲(chǔ)陣列 Intel2716存儲(chǔ)器芯片的存儲(chǔ)陣列由2K 8個(gè)帶有浮動(dòng)?xùn)诺腗OS管構(gòu)成 共可保存2K 8位二進(jìn)制信息 X譯碼器 又稱為行譯碼器 可對7位行地址進(jìn)行譯碼 Y譯碼器 又稱為列譯碼器 可對4位列地址進(jìn)行譯碼 輸出允許 片選和編程邏輯 實(shí)現(xiàn)片選及控制信息的讀 寫 數(shù)據(jù)輸出緩沖器 實(shí)現(xiàn)對輸出數(shù)據(jù)的緩沖 第5章存儲(chǔ)器原理及接口技術(shù)59 5 3 4可擦除可編程ROM EPROM 典型EPROM芯片Intel2716 3 工作方式 第5章存儲(chǔ)器原理及接口技術(shù)60 常用的EPROM芯片 第5章存儲(chǔ)器原理及接口技術(shù)61 EPROM 第5章存儲(chǔ)器原理及接口技術(shù)62 5 3 5電子可擦除可編程ROM E2PROM 工作原理 與EPROM類似 當(dāng)浮動(dòng)?xùn)派蠜]有電荷時(shí) 管子的漏極和源極之間不導(dǎo)電 若設(shè)法使浮動(dòng)?xùn)艓想姾?則管子就導(dǎo)通 擦除可以按字節(jié)分別進(jìn)行 可以進(jìn)行在線的編程寫入 字節(jié)的編程和擦除都只需要10ms 并且不需特殊裝置 E2PROM結(jié)構(gòu)示意圖 編程 在E2PROM中 漏極上面增加了一個(gè)隧道二極管 它在第二柵與漏極之間的電壓VG的作用下 可使電荷通過它流向浮動(dòng)?xùn)?擦除 VG的極性相反可以使電荷從浮動(dòng)?xùn)帕飨蚵O 第5章存儲(chǔ)器原理及接口技術(shù)63 5 3 5電子可擦除可編程ROM E2PROM 應(yīng)用特性 1 對硬件電路沒有特殊要求 編程簡單 2 采用 5V電源擦寫的E2PROM 通常不需要設(shè)置單獨(dú)的擦除操作 可在寫入過程中自動(dòng)擦除 3 E2PROM器件大多是并行總線傳輸?shù)?第5章存儲(chǔ)器原理及接口技術(shù)64 常用的E2PROM芯片 第5章存儲(chǔ)器原理及接口技術(shù)65 5 3 6快擦型存儲(chǔ)器 F1ashMemory 閃存 FlashMemory快擦型存儲(chǔ)器 是不用電池供電的 高速耐用的非易失性半導(dǎo)體存儲(chǔ)器 結(jié)構(gòu)與EPROM相同 其特點(diǎn)是 可以整體電擦除 時(shí)間1S 和按字節(jié)重新高速編程 是完全非易失性的 可以完全代替E2RPOM 能進(jìn)行高速編程 如 28F256芯片 每個(gè)字節(jié)編程需100 s 整個(gè)芯片0 5s 最少可以擦寫一萬次 通?？蛇_(dá)到10萬次 CMOS低功耗 最大工作電流30mA 與E2PROM進(jìn)行比較具有容量大 價(jià)格低 可靠性高等明顯優(yōu)勢 快擦型存儲(chǔ)器還可應(yīng)用于激光打印機(jī) 條形碼閱讀器 各種儀器設(shè)備以及計(jì)算機(jī)的外部設(shè)備中 典型的芯片有27F256 28F016 28F020等 第5章存儲(chǔ)器原理及接口技術(shù)66 固有的非易失性它不同于靜態(tài)RAM 不需要備用電池來確保數(shù)據(jù)存留 也不需要磁盤作為動(dòng)態(tài)RAM的后備存儲(chǔ)器 2 經(jīng)濟(jì)的高密度Inte