組合邏輯電路的設(shè)計實驗報告.doc_第1頁
組合邏輯電路的設(shè)計實驗報告.doc_第2頁
組合邏輯電路的設(shè)計實驗報告.doc_第3頁
組合邏輯電路的設(shè)計實驗報告.doc_第4頁
組合邏輯電路的設(shè)計實驗報告.doc_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

實驗一組合邏輯電路的設(shè)計1. 實驗?zāi)康?，掌握組合邏輯電路的功能分析與測試 2，學會設(shè)計以及實現(xiàn)一位全/減加器電路，以及舍入與檢測電路設(shè)計。 2. 實驗器材74LS00 二輸入四與非門74LS04 六門反向器74LS10 三輸入三與非門74LS86 二輸入四異或門74LS73 負沿觸發(fā)JK觸發(fā)器74LS74 雙D觸發(fā)器3. 實驗內(nèi)容1.設(shè)計舍入與檢測的邏輯電路： 1. 輸入：4位8421碼,從0000-1001 輸入信號接4個開關(guān)，從開關(guān)輸入。 2. 輸出： 當8421碼=0101（5）時，有輸出F1=1 當8421碼中1的個數(shù)是奇數(shù)時，有輸出F2=1,電路框圖2，設(shè)計一位全加/全減器 如圖所視：當s=1，時做減法運算，s=0時做加法運算。A,B,C分別表示減數(shù)，被減數(shù)，借位（加數(shù)，被加數(shù)，進位）4. 實驗步驟1.設(shè)計一個舍入與檢測邏輯電路：做出真值表： 作出卡諾圖，并求出F1,F2根據(jù)F1F2的表達式做出電路圖：按照電路圖連接號電路，并且驗證結(jié)果是否與設(shè)計相符。2,設(shè)計一位全加/全減器做出真值表：F1的卡諾圖F1卡諾圖：F2的卡諾圖按照電路圖連接號電路，并且驗證結(jié)果是否與設(shè)計相符。5. 實驗體會通過這次試驗，我了解了用儀器拼接電路的基本情況。懂得了從電路圖到真實電

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論