FPGA課程設(shè)計(jì)報(bào)告-交通燈設(shè)計(jì)報(bào)告.doc

此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 交通燈交通燈 設(shè)設(shè) 計(jì)計(jì) 報(bào)報(bào) 告告 論文題目 論文題目 交通燈的設(shè)計(jì)與實(shí)現(xiàn)交通燈的設(shè)計(jì)與實(shí)現(xiàn) 所屬系部 所屬系部 機(jī)械與電子工程系機(jī)械與電子工程系 指導(dǎo)老師 指導(dǎo)老師 學(xué)生姓名 學(xué)生姓名 專(zhuān)專(zhuān) 業(yè) 業(yè) 應(yīng)用電子技術(shù)應(yīng)用電子技術(shù) 20112011 年年 6 6 月月 1313 日日 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 廣東科學(xué)技術(shù)職業(yè)學(xué)院廣東科學(xué)技術(shù)職業(yè)學(xué)院 交通燈 設(shè)計(jì)任務(wù)書(shū) 交通燈 設(shè)計(jì)任務(wù)書(shū) 題題 目 目 交 通 燈 任務(wù)與要求 任務(wù)與要求 1 一般情況下 保持主干道暢通 主干道綠燈亮 支干道紅燈亮 并且 主干道綠燈亮的時(shí)間不得少于 60 秒 2 主干道無(wú)車(chē) 支干道有車(chē) 則主干道紅燈亮 支干道綠燈亮 但支干 道綠燈亮的時(shí)間不超過(guò) 30 秒 3 每次主干道或支干道綠燈變紅燈時(shí) 黃燈先亮 5 秒 時(shí)時(shí) 間 間 2011 年 6 月 13 日 所屬系部 所屬系部 機(jī)械與電子工程系 學(xué)生姓名 學(xué)生姓名 專(zhuān)專(zhuān) 業(yè) 業(yè) 應(yīng)用電子技術(shù) 指導(dǎo)單位或教研室 指導(dǎo)單位或教研室 廣東科學(xué)技術(shù)職業(yè)學(xué)院 指導(dǎo)教師 指導(dǎo)教師 20112011 年年 6 6 月月 1313 日日 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 摘摘 要要 交通燈是城市交通監(jiān)管系統(tǒng)的重要組成部分 對(duì)于保證機(jī)動(dòng)車(chē)輛的安全運(yùn)行 維持城市道路的 順暢起到了重要作用 目前很多城市交叉路口的交通燈實(shí)行的是定時(shí)控制 燈亮的時(shí)間是預(yù)先 設(shè)定好的 在時(shí)間和空間方面的應(yīng)變性能較差 一定程度上造成了交通資源的浪費(fèi) 加重了道 路交通壓力 本文在 EDA 技術(shù)的基礎(chǔ)上 利用 FPGA 的相關(guān)知識(shí)設(shè)計(jì)了交通燈控制系統(tǒng) 可 以根據(jù)實(shí)際情況對(duì)燈亮?xí)r間進(jìn)行自由調(diào)整 整個(gè)設(shè)計(jì)系統(tǒng)通過(guò) Max Plus 軟件進(jìn)行了模擬仿 真 并下載到 FPGA 器件中進(jìn)行硬件的調(diào)試 驗(yàn)證了設(shè)計(jì)的交通信號(hào)燈控制電路完全可以實(shí)現(xiàn) 預(yù)定的功能 具有一定的實(shí)用性 關(guān)鍵詞 交通燈 定時(shí)控制 FPGA 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 目 錄 摘 要 3 一 設(shè)計(jì)要求一 設(shè)計(jì)要求 5 二 所用設(shè)備二 所用設(shè)備 5 三 設(shè)計(jì)思路三 設(shè)計(jì)思路 5 1 功能要求 5 2 交通燈控制器的狀態(tài)轉(zhuǎn)換表 6 3 系統(tǒng)構(gòu)架 7 4 交通燈的狀態(tài)轉(zhuǎn)換圖 7 5 思路說(shuō)明 9 四 詳細(xì)設(shè)計(jì)四 詳細(xì)設(shè)計(jì) 9 1 1HZ時(shí)鐘脈沖產(chǎn)生模塊 9 2 7段LED數(shù)碼管顯示譯碼模塊 10 3 交通燈控制器模塊 14 4 top總圖 18 五 綁定引腳 下載測(cè)試五 綁定引腳 下載測(cè)試 18 1 綁定引腳 18 2 下載測(cè)試 20 3 測(cè)試結(jié)果 20 六 心得體會(huì)六 心得體會(huì) 21 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 交通燈的設(shè)計(jì)交通燈的設(shè)計(jì) 一 設(shè)計(jì)要求一 設(shè)計(jì)要求 設(shè)計(jì)一個(gè)主干道和支干道十字路口的交通控制電路 要求如下 1 一般情況下 保持主干道暢通 主干道綠燈亮 支干道紅燈亮 并且主干 道綠燈亮的時(shí)間不得少于 60 秒 2 主干道無(wú)車(chē) 支干道有車(chē) 則主干道紅燈亮 支干道綠燈亮 但支干道綠 燈亮的時(shí)間不超過(guò) 30 秒 3 每次主干道或支干道綠燈變紅燈時(shí) 黃燈先亮 5 秒 二 所用設(shè)備二 所用設(shè)備 1 PC 機(jī)一臺(tái) 2 FPGA 下載版 1 套 3 Quartus 開(kāi)發(fā)軟件 1 套 三 設(shè)計(jì)思路三 設(shè)計(jì)思路 用 VerilogHDL 設(shè)計(jì)一個(gè)十字路口交通燈控制器 其示意圖如下所示 A 方 向和 B 方向各設(shè)紅 R 黃 Y 綠 G 三盞燈 三種燈按照合理的順序亮 滅 并能將燈亮的時(shí)間以計(jì)時(shí)的形式顯示出來(lái) 1 功能要求 功能要求 由設(shè)計(jì)要求可以知道 這個(gè)主干道和支干道的十字路口的交通等系統(tǒng) 支 干道兩邊安裝傳感器 要求優(yōu)先保證主干道通暢 平時(shí)處于主干道綠燈 支干 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 道紅燈的狀態(tài) 當(dāng)支干道有車(chē)時(shí) 則傳感器發(fā)出信號(hào) S 0 主干道綠燈先變成 黃燈 再變成紅燈 支干道有紅燈變成綠燈 如果支干道繼續(xù)有車(chē)通過(guò)時(shí) 則 傳感器繼續(xù)有信號(hào) 使支干道保持綠燈亮 但支干道保持綠燈亮的時(shí)間不超過(guò) 30 秒 否則支干道綠燈先轉(zhuǎn)化成黃燈再變成紅燈 同時(shí)主干道紅燈變成綠燈 主干道每次通行時(shí)間不得少于 60 秒 在此期間 即使支干道有信號(hào) S 輸出時(shí) 也不能中止主干道的綠燈亮 2 交通燈控制器的狀態(tài)轉(zhuǎn)換表 交通燈控制器的狀態(tài)轉(zhuǎn)換表 表中 1 表示燈亮 0 表示燈滅 A 方向和 B 方向的紅 黃 綠和左轉(zhuǎn)燈分 別用 R1 Y1 G1 和 R2 Y2 G2 表示 A 方向B 方向 綠燈 G1 黃燈 Y1 紅燈 R1 綠燈 G2 黃燈 Y2 紅燈 R2 時(shí)間 100001不少于 60 秒 0100015 秒 001100不大于 30 秒 0010105 秒 交通燈系統(tǒng)工作主要有三個(gè)時(shí)間間隔 T60 T30 T05 T60 主干道綠燈亮?xí)r的最短時(shí)間間隔 不少于 60 秒 T30 主干道紅燈亮?xí)r的最大時(shí)間間隔 不多于 30 秒 T05 主干道黃燈亮?xí)r的時(shí)間間隔 5 秒 表 1 狀態(tài)表 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 3 系統(tǒng)構(gòu)架 系統(tǒng)構(gòu)架 從狀態(tài)轉(zhuǎn)換表中可以看出 該系統(tǒng)有控制器和處理器組成 控制器接受 外部系統(tǒng)時(shí)鐘信號(hào) CLK 傳感器信號(hào) S 處理器有時(shí)鐘產(chǎn)生器和譯碼顯示器 組成 時(shí)鐘產(chǎn)生器能夠向控制器輸入 1HZ 的時(shí)鐘脈沖信號(hào) 而譯碼顯示器 則在控制器的控制下 改變交通燈信號(hào) 4 交通燈的狀態(tài)轉(zhuǎn)換圖 交通燈的狀態(tài)轉(zhuǎn)換圖 S0 綠燈 S1 黃燈 S2 紅燈 S3 紅燈 圖 1 主干道狀態(tài)轉(zhuǎn)換圖 S0 紅燈 S3 黃燈 S2 綠燈 S1 紅燈 由上面的兩個(gè)干道的狀態(tài)轉(zhuǎn)換圖可知 兩個(gè)方向的轉(zhuǎn)移是并列關(guān)系的 即是按 照計(jì)時(shí)信號(hào)進(jìn)行狀態(tài)跳轉(zhuǎn) 然后再加入兩者之間的限制關(guān)系和 S 傳感器信號(hào) 交通燈的控制過(guò)程可以分為四個(gè)階段 對(duì)應(yīng)的輸出有四種狀態(tài) 分別為 S0 S1 S2 S3 圖 2 支干道狀態(tài)轉(zhuǎn)換圖 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 S0 狀態(tài) 主干道綠燈亮 支干道紅燈亮 此時(shí)支干道有車(chē)等待通過(guò) 而且主干道綠 燈已亮 滿足規(guī)定的時(shí)間間隔 T60 控制器發(fā)出計(jì)時(shí)器青清零信號(hào) 狀態(tài) S0 轉(zhuǎn) 換到 S1 狀態(tài) S1 狀態(tài) 主干道黃燈亮 支干道紅燈亮 進(jìn)入此狀態(tài) 黃燈亮滿足規(guī)定的時(shí)間間隔 T05 時(shí) 控制器發(fā)出計(jì)時(shí)器青清零信號(hào) 狀態(tài) S1 轉(zhuǎn)換到 S2 狀態(tài) S2 狀態(tài) 主干道紅燈亮 支干道綠燈亮 進(jìn)入此狀態(tài) 若此時(shí)支干道繼續(xù)有車(chē) 則 繼續(xù)保持此狀態(tài) 但支干道綠燈亮的時(shí)間不超過(guò) T30 時(shí)間間隔 否則控制器發(fā) 出計(jì)時(shí)器青清零信號(hào) 從狀態(tài) S2 轉(zhuǎn)換到 S3 狀態(tài) S3 狀態(tài) 主干道紅燈亮 支干道黃燈亮 進(jìn)入此狀態(tài) 黃燈亮滿足規(guī)定的時(shí)間間隔 T05 時(shí) 控制器發(fā)出控制器發(fā)出計(jì)時(shí)器青清零信號(hào) 輸出從狀態(tài) S3 轉(zhuǎn)換到 S0 狀態(tài) 對(duì)上述的 S0 S1 S2 S3 四種狀態(tài)按照格雷碼進(jìn)行編碼分別為 00 01 11 10 對(duì)于上述的 S0 和 S2 狀態(tài)要加以說(shuō)明 首先 當(dāng)主干道方向 60 秒計(jì)時(shí)結(jié)束時(shí) 若支干道方向無(wú)車(chē) 即 S 1 時(shí) 這時(shí) 控制器應(yīng)繼續(xù)運(yùn)行在 S0 狀態(tài) 計(jì)時(shí)器停止計(jì)時(shí)等待支干道 S 信號(hào) 若 支干道方向有車(chē) 即 S 0 則按照狀態(tài)轉(zhuǎn)換圖進(jìn)行跳轉(zhuǎn) 同理 支干道也執(zhí)行 相同的處理 其次 當(dāng)支干道開(kāi)始綠燈亮?xí)r 規(guī)定必須保持支干道方向一直有車(chē) 即 S 0 時(shí) 支干道方向的綠燈才能繼續(xù)維持 否則 一旦在計(jì)數(shù)未結(jié)束但時(shí) S 1 時(shí) 執(zhí)行從 S2 狀態(tài)跳轉(zhuǎn)到 S3 狀態(tài) 若 S 0 一直維持到 30 秒計(jì)數(shù)結(jié)束 那 么也要執(zhí)行狀態(tài)轉(zhuǎn)換 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 5 思路說(shuō)明 思路說(shuō)明 根據(jù)交通燈控制器要實(shí)現(xiàn)的功能 考慮用一個(gè) always 模塊來(lái)分別控制 A 主干道 和 B 支干道 兩個(gè)方向的三盞燈 這個(gè) always 模塊控制兩個(gè)方 向的三種燈按照綠燈 黃燈 紅燈點(diǎn)亮 并且循環(huán)往復(fù) 為便于顯示燈亮的時(shí)間 計(jì)時(shí)器輸出均采用 BCD 碼 顯示由兩個(gè)數(shù)碼管來(lái) 實(shí)現(xiàn)完成 四 詳細(xì)設(shè)計(jì)四 詳細(xì)設(shè)計(jì) 1 1HZ 時(shí)鐘脈沖產(chǎn)生模塊時(shí)鐘脈沖產(chǎn)生模塊 1 原理說(shuō)明 采用計(jì)數(shù)方式 因?yàn)槲覀兯玫膶?shí)驗(yàn)開(kāi)發(fā)板所提供我們的時(shí)鐘頻率有 50Mhz 和 27MHz 兩種 實(shí)驗(yàn)中任選一個(gè)頻率 根據(jù)所選擇的頻率設(shè)計(jì)分頻器 輸出為 1Hz 時(shí)鐘頻率 2 代碼 module fenpin 1000HzOut 1HzOut 50MHzIn input 50MHzIn output 1000HzOut 1HzOut parameter width 16 value 24999 reg 1000HzOut 1HzOut reg width 1 0 Count reg 8 0 Q always posedge 50MHzIn 3000 2 200Hz 12MHz if Count value Binary Counter 0 29999 begin Count 15 d0 1000HzOut 1000HzOut 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 end else Count Count 1 b1 always posedge 1000HzOut 500 2 1Hz 1000Hz if Q 9 d499 begin Q 9 d0 1HzOut 1HzOut end else Q Q 1 b1 endmodule 3 說(shuō)明 由于代碼編寫(xiě)時(shí)頻率過(guò)高 以致 QuartusII 軟件無(wú)法進(jìn)行仿真 只能的到 編譯通過(guò)的結(jié)果 4 經(jīng)過(guò)編譯后得到的符號(hào) 2 7 段段 LED 數(shù)碼管顯示譯碼模塊數(shù)碼管顯示譯碼模塊 1 原理說(shuō)明 在七段數(shù)碼管顯示部分 應(yīng)該注意 在我們所用的實(shí)驗(yàn)開(kāi)發(fā)板上我們的 七段數(shù)碼管的七段碼的分布和順序與平時(shí)所接觸的不同 圖 3 所示為實(shí)驗(yàn)板 上 7 SEG 結(jié)構(gòu) 這一結(jié)構(gòu)在我們進(jìn)行七段譯碼的時(shí)候必須注意 The 4 digit 7 SEG displays are sharing the same data bus oSEG7 7 0 Each digit has its own enable pin oCOM 3 0 You can display a desired number on any one of the digits by sending the display data to the shared data bus and enable the digit s corresponding oCOM pin by driving low The segments illuminate if the 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 Cyclone pin to which they are connected drives low they appear unlit when the connected Cyclone device pin drives high 若在 FPGA 中實(shí)現(xiàn) 4 位數(shù)字的顯示 采用動(dòng)態(tài)掃描方式來(lái)實(shí)現(xiàn) 該數(shù)碼管 是共陽(yáng)極的 4 位數(shù)字 7 段顯示共用相同的數(shù)據(jù)總線 oSEG7 7 0 每一個(gè)數(shù)碼 管都有自己的使能引腳 即 oCOM 3 0 你可以讓向 oCOM 3 0 中的對(duì)應(yīng)位送 低電平使數(shù)碼管工作 實(shí)驗(yàn)用的 FPGA 開(kāi)發(fā)板數(shù)碼管的引腳時(shí)低電平驅(qū)動(dòng)的 而每一個(gè)數(shù)碼管的的顯示數(shù)字具體顯示和上圖的 oSEG 的具體位置有關(guān) 具體是 4 h1 oSEG 8 b11010111 顯示 1 4 h2 oSEG 8 b01001100 顯示 2 4 h3 oSEG 8 b01000101 顯示 3 4 h4 oSEG 8 b10000111 顯示 4 4 h5 oSEG 8 b00100101 顯示 5 4 h6 oSEG 8 b00100100 顯示 6 4 h7 oSEG 8 b01010111 顯示 7 4 h8 oSEG 8 b00000100 顯示 8 4 h9 oSEG 8 b00000111 顯示 9 4 ha oSEG 8 b00000110 顯示 a 4 hb oSEG 8 b10100100 顯示 b 4 hc oSEG 8 b00111100 顯示 c 4 hd oSEG 8 b11000100 顯示 d 圖 3 FPGA 上的 LED 數(shù)碼管 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 4 he oSEG 8 b00101100 顯示 e 4 hf oSEG 8 b00101110 顯示 f 4 h0 oSEG 8 b00010100 顯示 0 2 yima v 代碼 module yima q dm 譯碼顯示 input 3 0 q output 7 0 dm reg 7 0 dm always q 把相應(yīng)的 BCD 碼翻譯成數(shù)碼管段碼 case q 4 d0 dm 8 hc0 4 d1 dm 8 hf9 4 d2 dm 8 ha4 4 d3 dm 8 hb0 4 d4 dm 8 h99 4 d5 dm 8 h92 4 d6 dm 8 h82 4 d7 dm 8 hf8 4 d8 dm 8 h80 4 d9 dm 8 h90 default dm 8 ha3 endcase endmodule 注意 人的眼睛適合觀察頻率在 350 400HZ 此時(shí)人眼的有視覺(jué)暫留現(xiàn)象 可 以讓人覺(jué)得 2 個(gè)數(shù)碼管在一直顯示 所以數(shù)碼管的掃描頻率也應(yīng)在這個(gè)頻率以 上 3 利用 Verilog 產(chǎn)生的符號(hào) 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 3 交通燈控制器模塊 交通燈控制器模塊 1 原理說(shuō)明 利用有限狀態(tài)機(jī) FSM 定義主干道和支干道的燈的狀態(tài) 采取一個(gè)獨(dú)立的 always 模塊執(zhí)行 然后在模塊中加入 S 限制條件 同時(shí)輸出兩個(gè) 3 位的二進(jìn)制數(shù)用于 向?qū)嶒?yàn)板的 LED 形象表示兩個(gè)方向的燈 共使用 6 個(gè) 輸出兩個(gè) 8 位的時(shí)間 BCD 碼 接到 yima 模塊的 dm 7 0 用于顯示時(shí)間 2 kongzhi v 代碼 module kongzhi S RESET CLK St T05 T30 T60 HG HY HR FG FY FR 主控模塊 input RESET CLK T05 T30 T60 S 復(fù)位 1 秒時(shí)鐘 5 秒 30 秒 60 秒信號(hào)輸入 傳感器信號(hào)輸入 output St 定時(shí)器清零信號(hào) output HG HY HR FG FY FR 主干道紅 黃 綠 支干道紅 黃 綠 reg HG HY HR FG FY FR reg 1 0 Currentstate Nextstate 當(dāng)前狀態(tài) 下一狀態(tài) reg St parameter S0 2 b00 S1 2 b01 S2 2 b11 S3 2 b10 用格雷碼定義的四個(gè)狀態(tài) always posedge CLK or negedge RESET begin if RESET Currentstate S0 異步清零 else Currentstate Nextstate 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 end always S or Currentstate or T05 or T30 or T60 begin case Currentstate S0 begin Nextstate T60St T60end 當(dāng) T60St T05 1 0 end 計(jì)時(shí) 5 秒到達(dá)下一 狀態(tài) S2 并發(fā)出計(jì)時(shí)器清零信號(hào) S2 begin Nextstate S T30St T30 S 1 0 end 當(dāng) S T30St T05 1 0 end 計(jì)時(shí) 5 秒到 達(dá)下一狀態(tài) S1 并發(fā)出計(jì)時(shí)器清零信號(hào) endcase end always Currentstate 四個(gè)狀態(tài)的亮燈情況 begin case Currentstate S0 begin HG HY HR 3 b011 FG FY FR 3 b110 end 主干道綠燈 支干 道紅燈 S1 begin HG HY HR 3 b101 FG FY FR 3 b110 end 主干道黃燈 支干 道紅燈 S2 begin HG HY HR 3 b110 FG FY FR 3 b011 end 主干道紅燈 支干 道綠燈 S3 begin HG HY HR 3 b110 FG FY FR 3 b101 end 主干道紅燈 支干 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 道黃燈 endcase end endmodule 3 仿真后生成的模塊 4 按鍵消抖模塊 module xiaodou clk k1 k1 out 按鍵消抖模塊 input clk input k1 output k1 out reg dout1 dout2 dout3 assign k1 out dout1 dout2 dout3 當(dāng)取到的三個(gè)信號(hào)都為低電平 有按鍵按下 按鍵按下有效 always posedge clk begin dout1 k1 dout2 dout1 dout3 dout2 end endmodule 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 仿真后生成的模塊 5 計(jì)時(shí)器模塊 module dingshiqi RESET CLK St T05 T30 T60 TimerH TimerL 計(jì)時(shí)器模塊 input RESET CLK St 復(fù)位 1 秒時(shí)鐘 計(jì)時(shí)器清零 output T05 T30 T60 5 秒 30 秒 60 秒信號(hào) reg 3 0 TimerH TimerL output 3 0 TimerH TimerL 時(shí)間的高位和低位 always posedge CLK or negedge RESET begin if RESET TimerH TimerL 8 b0 按鍵清零 else if St TimerH TimerL 8 b0 當(dāng)有計(jì)時(shí)器清零信號(hào)的時(shí)候清零時(shí)間 else if TimerH 5 end else if TimerL 9 低位為 9 是下一脈沖高位加 1 低位置 0 begin TimerH TimerH 1 TimerL 0 end else begin TimerH TimerH TimerL TimerL 1 end end assign T05 TimerH 0 assign T30 TimerH 2 assign T60 TimerH 5 endmodule 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 圖 6 top 總圖 仿真后生成的模塊 4 top 總圖總圖 五 綁定引腳 下載測(cè)試五 綁定引腳 下載測(cè)試 1 綁定引腳 綁定引腳 50MHz 50MHz InputInputPIN 17PIN 17 b 1 b 1 OutputOutput PIN 94PIN 94 此文檔收集于網(wǎng)絡(luò) 如有侵權(quán) 請(qǐng)聯(lián)系網(wǎng)站刪除 精品文檔 b 0 b 0 OutputOutputPIN 96PIN 96 dm 7 dm 7 OutputOutputPIN 113PIN 113 dm 6 dm 6 OutputOutputPIN 79PIN 79 dm 5 dm 5 OutputOutputPIN 58PIN 58 dm 4 dm 4 OutputOutputPIN 55PIN 55 dm 3 dm 3 OutputOutputPIN 86PIN 86 dm 2 dm 2 OutputOutputPIN 87PIN 87 dm 1 dm 1 OutputOutputPIN 92PIN 92 dm 0 dm 0 OutputOutputPIN 93PIN 93 FGFG OutputOutput PIN 65PIN 65 FRFR OutputOutput PIN 70PIN 70 FYFY OutputOutput PIN 69PIN 69 HGHG OutputOutput PIN 73PIN 73 HRHR OutputOutput PIN 60PIN 60 HYHY OutputOutput PIN 74PIN 74 RESETRESETInputInput PIN 43PIN 43 S S InputInput PIN 48PIN 48 利用 QuartusII 的 Assignment Editor 選項(xiàng) 按照上表進(jìn)行引腳的綁定 注 意要在工程的 setting 選項(xiàng)中選擇芯片類(lèi)型 EP2C5T144C8 才可對(duì)其進(jìn)行引腳 綁定 然后在對(duì)工程進(jìn)行仿真一遍 下圖為進(jìn)行綁定仿真后的得到反