數(shù)電習題及答案.doc

一、 時序邏輯電路與組合邏輯電路不同，其電路由 組合邏輯電路 和 存儲電路（觸發(fā)器） 兩部分組成。二、 描述同步時序電路有三組方程，分別是 驅(qū)動方程 、狀態(tài)方程 和 輸出方程 。三、 時序邏輯電路根據(jù)觸發(fā)器的動作特點不同可分為 同步時序邏輯電路 和 異步時序邏輯電路 兩大類。四、 試分析圖T7.5時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖。解：驅(qū)動方程： 狀態(tài)方程： 輸出方程：狀態(tài)圖：功能：同步三進制計數(shù)器五、 試用觸發(fā)器和門電路設(shè)計一個同步五進制計數(shù)器。解：采用3個觸發(fā)器，用狀態(tài)000到100構(gòu)成五進制計數(shù)器。（1）狀態(tài)轉(zhuǎn)換圖 （2）狀態(tài)真值表狀態(tài)轉(zhuǎn)換順序現(xiàn) 態(tài)次態(tài)進位輸出 S0S1S2S3S40 0 00 0 10 1 00 1 11 0 00 0 10 1 00 1 11 0 00 0 000001（3）求狀態(tài)方程（4）驅(qū)動方程 （5）邏輯圖（略）題7.1 分析圖P7.1所示的時序電路的邏輯功能，寫出電路驅(qū)動方程、狀態(tài)轉(zhuǎn)移方程和輸出方程，畫出狀態(tài)轉(zhuǎn)換圖，并說明時序電路是否具有自啟動性。解：觸發(fā)器的驅(qū)動方程 觸發(fā)器的狀態(tài)方程 輸出方程 狀態(tài)轉(zhuǎn)換圖如圖A7.1所示所以該電路的功能是：能自啟動的五進制加法計數(shù)器。題7.3 試分析圖P7.3時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，并檢查電路能否自啟動。解：驅(qū)動方程 輸出方程 狀態(tài)方程 狀態(tài)轉(zhuǎn)換圖如圖 A7.3所示 功能：所以該電路是一個可控的3進制計數(shù)器。 題7.5 分析圖P7.5時序電路的功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，并檢查電路能否自啟動。解：輸出方程驅(qū)動方程求狀態(tài)方程得電路的狀態(tài)轉(zhuǎn)換表如表A7.5所示表A7.5輸 入現(xiàn) 態(tài)次 態(tài)輸 出S Y1 Y200000000111111110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 10 0 01 1 10 0 00 00 00 00 00 00 00 00 10 00 00 00 00 00 00 01 1畫出電路的狀態(tài)轉(zhuǎn)換圖如圖A7.5所示圖A7.5邏輯功能：這是一個有兩個循環(huán)的電路，時實現(xiàn)八進制計數(shù)、為進位輸出，時實現(xiàn)六進制計數(shù)、為進位輸出。當時存在2個無效態(tài)110、111，但未形成循環(huán)，電路能自啟動。題7.6 試用觸發(fā)器和門電路設(shè)計一個同步六進制加法計數(shù)器。解：采用3個觸發(fā)器，用狀態(tài)000到101構(gòu)成六進制計數(shù)器，設(shè)電路的輸出為。根據(jù)題意可列電路狀態(tài)轉(zhuǎn)換表如表A7.6所示狀態(tài)轉(zhuǎn)換順序現(xiàn) 態(tài)次態(tài)進位輸出 S0S1S2S3S4S50 0 00 0 10 1 00 1 11 0 01 0 10 0 10 1 00 1 11 0 01 0 10 0 0000001由狀態(tài)表求得電路的次態(tài)和輸出的卡諾圖如圖A7.6（a）所示，其中斜線下方是輸出端的值，狀態(tài)101、110、111作無效態(tài)處理，用表示。由卡諾圖得電路的狀態(tài)方程和輸出方程由狀態(tài)方程可得電路的驅(qū)動方程最后設(shè)計電路邏輯圖如圖A7.6(b)題7.7 用觸發(fā)器和門電路設(shè)計一個十一進制計數(shù)器，并檢查設(shè)計的電路能否自啟動。解：用4個下降沿觸發(fā)器設(shè)計，設(shè)電路的進位輸出為，可列電路的狀態(tài)轉(zhuǎn)換表如表A7.7表A7.7的順序觸發(fā)器的狀態(tài)輸出012345678910110 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 00 0 0 0000000000010驅(qū)動方程輸出方程電路圖略題7.8 試用觸發(fā)器設(shè)計一個可控型計數(shù)器，其狀態(tài)轉(zhuǎn)換圖如圖P7.8所示，實現(xiàn)8421碼六進制計數(shù)；，實現(xiàn)循環(huán)碼六進制計數(shù)，并檢驗電路能否自啟動。解：本例所設(shè)計的計數(shù)器有一控制變量存在，設(shè)計時將控制變量作為一個邏輯變量畫入電路的次態(tài)卡諾圖中。設(shè)電路的進位輸出為，根據(jù)題意可畫出次態(tài)卡諾圖如圖A7.8所示圖中上面兩行為時的狀態(tài)及次態(tài)的內(nèi)容，下面兩行為的狀態(tài)及次態(tài)的內(nèi)容。電路作8421碼六進制加法計數(shù)器時，110和111為無效狀態(tài)視為無關(guān)項，電路作循環(huán)碼路進制計數(shù)器時，000和100為無效態(tài)視為無關(guān)項。電路的驅(qū)動方程和輸出方程（設(shè)計時需用3個觸發(fā)器）邏輯圖略 題7.12 四相八拍步進電機脈沖分配電路的狀態(tài)轉(zhuǎn)換圖如圖P7.12所示。試用觸發(fā)器和部分門電路實現(xiàn)之，畫出相應的邏輯電路圖。解：用觸發(fā)器、的狀態(tài)來表示步進電機四相的狀態(tài)，根據(jù)題意可求得四相八拍脈沖分配電路的驅(qū)動方程為邏輯電路圖略1半導體存儲器從存、取功能上可以分為 只讀 存儲器和 隨機存取 存儲器兩大類。 半導體存儲器中，ROM屬于組合邏輯電路，而RAM可歸屬于 時序 邏輯電路。習題題11.1 假設(shè)存儲器的容量為2568位，則地址代碼應取幾位。解：8。一、 可以用來暫時存放數(shù)據(jù)的器件叫 寄存器 。二、移位寄存器除 寄存數(shù)據(jù) 功能外，還有 移位 功能。三、某寄存器由觸發(fā)器構(gòu)成，有4位代碼要存儲，此寄存器必須由 4 個觸發(fā)器構(gòu)成。四、一個四位二進制加法計數(shù)器，由0000狀態(tài)開始，問經(jīng)過18個輸入脈沖后，此計數(shù)器的狀態(tài)為 0010 。五、級環(huán)形計數(shù)器的計數(shù)長度是 ，級扭環(huán)形計數(shù)器的計數(shù)長度是 。六、集成計數(shù)器的模值是固定的，但可以用 清零 法和 置數(shù)法 來改變它們的模值。七、通過級聯(lián)方式，把兩片4位二進制計數(shù)器74161連接成為8位二進制計數(shù)器后，其最大模值是 256 ；將3片4位十進制計數(shù)器74160連接成12位十進制計數(shù)器后，其最大模值是 4096 。八、設(shè)計模值為38的計數(shù)器至少需要 6 個觸發(fā)器 。題8.3 分析圖P8.3的計數(shù)器電路，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明這是多少進制計數(shù)器。十六進制計數(shù)器74161的功能表如表8.2.2所示。解：采用同步預置數(shù)法，。計數(shù)器起始狀態(tài)為0011，結(jié)束狀態(tài)為1010，所以該計數(shù)器為八進制加法計數(shù)器。 狀態(tài)轉(zhuǎn)換圖略。題8.4 分析圖P8.4的計數(shù)器電路，說明這是多少進制的計數(shù)器，并畫出電路的狀態(tài)轉(zhuǎn)換圖。十進制計數(shù)器74160的功能表如表8.2.6所示。解：該計數(shù)器采用異步清零法，。計數(shù)器起始狀態(tài)為0000，結(jié)束狀態(tài)為1000（狀態(tài)1001只是維持瞬間），所以該計數(shù)器為九進制加法計數(shù)器。題8.5 試用十六進制計數(shù)器74161設(shè)計十三進制計數(shù)器，標出輸入、輸出端。可以附加必要的門電路。74161的功能表如表8.2.2所示。解：題8.6 分析圖P8.6的計數(shù)器在和時各為幾進制計數(shù)器，并畫出相應的狀態(tài)轉(zhuǎn)換圖。74161的功能表如表8.2.2所示。 解：該計數(shù)器采用同步預置數(shù)法，。所以 時：起始狀態(tài)為0010，結(jié)束狀態(tài)為1100，所以該計數(shù)器為十一進制加法計數(shù)器。 時：起始狀態(tài)為0100，結(jié)束狀態(tài)為1100，所以該計數(shù)器為九進制加法計數(shù)器。 狀態(tài)圖略。題8.7 分析圖P8.7的計數(shù)器在和時各為幾進制，并畫出相應的狀態(tài)轉(zhuǎn)換圖。74161的功能表如表8.2.2所示。解：該計數(shù)器采用同步預置數(shù)法。時：起始狀態(tài)為0000，結(jié)束狀態(tài)為1010，所以該計數(shù)器為十一進制加法計數(shù)器。 時：起始狀態(tài)為0000，結(jié)束狀態(tài)為0111，所以該計數(shù)器為八進制加法計數(shù)器。 狀態(tài)圖略。題8.8 設(shè)計一個可控進制的計數(shù)器，當輸入控制變量時為13進制計數(shù)器，時為7進制計數(shù)器。標出計數(shù)器的輸入端和進位輸出端。解：電路采用同步預置數(shù)法。 電路邏輯圖如圖A8.8所示 題8.11 試分析圖P8.11計數(shù)器電路的分頻比（即和的頻率比）。74LS1610的功能表如表8.2.2所示。解：兩片計數(shù)器接成并行進位方式，其中第1片74160計數(shù)，起始狀態(tài)為0000，結(jié)束狀態(tài)為1001，為十進制計數(shù)器。第2片74160計數(shù)，起始狀態(tài)為0110，結(jié)束狀態(tài)為1001，為四進制計數(shù)器。所以該計數(shù)電路的分頻比 題8.12 試用同步4位二進制計數(shù)器74LS161芯片和必要的門電路來組成一個125進制加法計數(shù)器。要求標出計數(shù)器的輸入端和進位輸出端；畫出邏輯連接圖。解：計數(shù)的起始狀態(tài)為00000000，結(jié)束狀態(tài)為01111101，電路邏輯圖如圖A8.12所示 題8.13 設(shè)計一個序列信號發(fā)生器電路，使之在一系列信號作用下能周期性地輸出“11010010111”的序列信號。解：根據(jù)題意電路可由計數(shù)器+組合輸出電路兩部分組成。第一步：設(shè)計計數(shù)器序列長度，設(shè)計一個模11計數(shù)器，選用74LS161，設(shè)定有效狀態(tài)為=01011111。第二步：設(shè)計組合電路設(shè)序列輸出信號為，則計數(shù)器的輸出和序列之間的關(guān)系如表A8.13所示。表A8.13Q3 Q2 Q1 Q0L0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111010010111化簡得組合邏輯電路表達式為：最后電路圖如圖A8.13所示（其中組合部分略） 題8.14 圖P8.14是由同步十進制計數(shù)器74160和3線-8線譯碼器74LS138組成的電路。分析電路功能，畫出74160的狀態(tài)轉(zhuǎn)換圖和電路輸出的波形圖。解：74160接成八進制計數(shù)器，計數(shù)狀態(tài)從0000到0111，電路輸出波形如圖A8.14所示 題8.15 試設(shè)計一個具有控制端的序列信號發(fā)生電路。當分別為0和1時，在時鐘作用下，電路輸出端能分別周期性地輸出1001 1010 和0011 0101的序列信號。用74LS161芯片和門電路實現(xiàn)。解：第一步：設(shè)計計數(shù)器序列長度，則只用74LS161的0從000到111狀態(tài)即可。第二步：設(shè)計組合電路根據(jù)題意，計數(shù)器的輸出，控制端和序列之間的關(guān)系如表A8.15所示。表A8.15M Q2 Q1 Q0Y0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11001101000110101化簡得組合邏輯電路表達式為：電路圖略一、 單項選擇題組合邏輯電路通常由_組和而成。（a）記憶元件 （b）門電路 （c）計數(shù)器 （d）以上均正確答案（b）能實現(xiàn)算術(shù)加法運算的電路是_。（a）與門 （b）或門 （c）異或門 （d）全加器答案（d）注釋：與門，或門，異或門等實現(xiàn)的是邏輯運算，半加器，全加器，加法器實現(xiàn)的是算術(shù)運算N位二進制譯碼器的輸出端共有_個。（a）2n個 （b）個 （c）16個 （d）12個答案（b）3線-8線譯碼器74LS138，若使輸出，則對應的輸入端應為_.（a）001 （b）100 （c）101 （d）110答案（c）5要使3-8線譯碼器正常工作，使能控制端、的電平信號為_。 （a）011 （b）100 （c）000 （d）0101答案（b）二、試用線線譯碼器74LS138和門電路實現(xiàn)一個判別電路，當輸入的三位二進制代碼能被整除時電路輸出為，否則為。答案：根據(jù)題意，寫出真值表，如表R5.4所示。表R5.4ABCY00001111001100110101010100101010由表R5.4，得出，由于74LS138的輸出為，因此令，則得根據(jù)上式畫出邏輯圖，如圖R5.3所示。四、用與非門實現(xiàn)變量多數(shù)表決電路，即當個變量中有個或個以上的變量為時，輸出為。答案：（）四變量多數(shù)表決電路的真值表如表R5.6表R5.6ABCDYABCDY00000000000011110011001101010101000000011111111100001111001100110101010100010111由表R5.6，寫出Y的表達式：用卡諾圖化簡，如圖R5.5?；喌脤⒆儞Q得，寫出邏輯圖，如圖R5.6 題5.1 分析圖P5.1所示組合電路，寫出輸出的邏輯函數(shù)式，列出真值表，說明邏輯功能。解：（）寫出輸出的邏輯函數(shù)該電路式由線線譯碼器和一個與門構(gòu)成。使能端時，譯碼器處于譯碼狀態(tài)，其輸出為，是由，（或圖中）構(gòu)成的最小項。將代入上述各式，變?yōu)椋海ǎ┝谐稣嬷当?，如表A5.2所示。表A5.200001111001100110101010101111110（）分析邏輯功能由真值表A5.2可知，當時，；當時，因此，該電路是一個不一致電路，即當相同時，為；不同時，為。 題5.4 電話室對3種電話編碼控制，按緊急次序排列優(yōu)先權(quán)高低是：火警電話、急救電話、報警電話試設(shè)計該編碼電路。解:設(shè)火警為A，急救為B，報警為C，分別編碼00、01、10, 列真值表A5.6。畫卡諾圖圖A5.2(a)。電路如圖A5.2(b)所示。 表A5.6ABC000XX00110010010110110000101001100011100 題5.8 某學校有三個實驗室，每個實驗室各需2kW電力。這三個實驗室由兩臺發(fā)電機組供電，一臺是2kW，另一臺是4kW。三個實驗室有時可能不同時工作，試設(shè)計一邏輯電路，使資源合理分配。解：（1）分析題意設(shè)輸入變量為、表示三個實驗室，工作為1，不工作為0；設(shè)輸出變量為、，分別表示2kW，4kW的發(fā)電機，啟動為1，不啟動為0。（2）列真值表 分析過程可列出真值表如表A5.9所示。表A5.9 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 01 01 00 11 00 10 11 1（3）畫卡諾圖 由真值表畫出卡諾圖，如圖圖A5.6所示。（4）邏輯表達式將圖A3-6-1（a）的卡諾圖化簡得 （5）畫邏輯電路圖 由邏輯表達式可畫出邏輯圖，如圖A5.7所示。題5.9 用全加器實現(xiàn)4位8421BCD碼解：用全加器實現(xiàn)4位8421BCD碼相加時，其和是二進制碼。當和數(shù)小于等于9時，8421BCD碼與二進制碼相同。但當和數(shù)大于9時，8421BCD碼產(chǎn)生進位（逢十進一），所以用二進制全加器對兩個8421BCD碼相加后，需要將二進制表示的和數(shù)轉(zhuǎn)換成8421BCD碼。轉(zhuǎn)換原理：4位二進制數(shù)是逢十六進一，4位BCD碼是逢十進一，所以當二進制數(shù)表示的和數(shù)大于9時，就應加6實現(xiàn)逢十進一，而小于等于9不加6，電路如圖A5.8所示。題5.11 在某項比賽中，有A，B，C三名裁判。其中A為主裁判。當兩名（必須包括A在內(nèi)）或兩名以上裁判認為運動員合格后發(fā)出得分信號。試用4選1MUX設(shè)計此邏輯電路。解 列出真值表。設(shè)合格為1，不合格為0，A，B，C為輸入邏輯變量，F(xiàn)為輸出邏輯變量，其真值表如表A5.11所示。確定地址輸入變量 令。寫出F的表達式。確定，使Y=F。 把F表達式與4選1MUX的功能表達Y式相比較，并取，則有Y=F。畫邏輯圖如圖A5.11所示。表A5.11 真值表輸入輸出ABCF00000010010001101000101111011111題5.12試用雙四選一74LS153設(shè)計全減器電路。解：（）列真值表，如表A5.12所示。分別為被減數(shù)，減數(shù)，為低位向本位的借位，為本位向高一位的借位。表A5.120000111100110011010101010110100101110001(2) 表A5.12的邏輯函數(shù)與四選一的輸出邏輯函數(shù)對比。并畫出邏輯圖對比可采用邏輯函數(shù)式對比，也可以采用真值表對比。方法一：采用邏輯函數(shù)式對比表A5.12的輸出的表達式分別為對于輸出分別進行設(shè)計，先設(shè)計。利用74LS153的一個四選一，如令則令，則上兩式對比結(jié)果為：。設(shè)計。與上述方法同，令74LS153的，則有畫出邏輯圖，如圖A5.12所示。題5.14 用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)邏輯函數(shù)解：當使能控制端時，8選1數(shù)據(jù)選擇器輸出與輸入之間的關(guān)系表示為8選1數(shù)據(jù)選擇器有3位地址輸入（n=3），能產(chǎn)生任何形式的四變量以下的邏輯函數(shù)，故可將給定的函數(shù)式化成與上式完成對應的形式 對照兩式，令可得電路的接法如圖A5.14所示。三、試畫出用三個二輸入的“與非”門實現(xiàn)的等效邏輯電路圖。解：將表達式化成“與非與非“表達式如下后，即可畫出電路圖。題4.2 電路如圖4.2(a)、(b)、(c)、(d)所示，試找出電路中的錯誤，并說明為什么。解 ：圖(a)：電路中多余輸入端接“1”是錯誤的，或門有一個輸入為1，輸出即為1。圖(b)：電路中多余輸入端接“0”電平是錯誤的，與門輸入有一個為0，輸出即為0。圖(c)：電路中兩個與門輸出端并接是錯誤的，會燒壞器件。因為當兩個與非門的輸出電平不相等時，兩個門的輸出級形成了低阻通道，使得電流過大，從而燒壞器件。圖(d)：電路中兩OC門輸出端雖能并接，但它們沒有外接電阻至電源，電路不會有任何輸出電壓，所以是錯誤的。題4.3如圖P4.3所示的電路，寫出輸出端的邏輯函數(shù)式，并分析電路的邏輯功能。解：由題意知：輸出為，輸出為，輸出為，輸出為。根據(jù)OC門的線與功能，可以求得的邏輯函數(shù)： ，該電路實現(xiàn)異或功能。題4.5 CMOS門電路如圖P4.5所示，分析電路的功能，寫出功能表，并畫出相應的邏輯符號。解：真值表見表A4.5所示。 1 0 00 1高阻10分析：時，TG截止，輸出高阻態(tài);時，TG導通，邏輯符號如圖A4.5。解：(a) 是一個六輸入的與非邏輯關(guān)系；(b) 是一個六輸入的或非邏輯關(guān)系；(c) 五輸入與非邏輯關(guān)系；(d) 題 4.14 用增強型NMOS管構(gòu)成的電路如圖4.14所示。試寫出的邏輯表達式。一、選擇題 （1）滿足 b 時，與非門輸出為低電平。(a) 只要有一個輸入為高電平 (b) 所有輸入都是高電平(c) 所有輸入都是低電平 （2）對于未使用的或非門輸入，正確的處理方法是 a 。(a) 連接到地(b) 直接連接到Vcc(c) 通過電阻連接到地 （3）異或門的等效電路包含 b 。(a) 兩個或門、一個與門和兩個非門(b) 兩個與門、一個或門和兩個非門(c) 兩個與門和一個或門五、利用邏輯代數(shù)的基本公式和常用公式化簡以下各式。 （4） （5）六、用卡諾圖化簡法化簡以下邏輯函數(shù) （1） （2） 七、用卡諾圖化簡法化簡以下邏輯函數(shù)（1） 給定的約束條件為（2） 給定的約束條件為 題2.5寫出下列各式的反函數(shù)。（1） （4） 題2.6 寫出下列各式的對偶式。（1） （2）題2.13化簡下列邏輯函數(shù)（方法不限）。（1） （2）五、4. 5. 六、1.2七、（1）； （2）或或或； 題2.51. 解:4解： 題2.6 1. 2. 題2.131. 2. 或一、填空題1. 在時間和數(shù)值上都是連續(xù)變化的信號是_模擬_信號；在時間和數(shù)值上是離散和量化的信號是_數(shù)字_信號。2. 表示邏輯函數(shù)常用的方法有種，它們是_真值表，_邏輯函數(shù)式_，_邏輯圖_，_卡諾圖_。二、請完成下列題的進制轉(zhuǎn)換 1. 89；2. 10000.1011 題1.11 寫出下列BCD碼對應的十進制數(shù)。（1）(010110010110)8421BCD （2）(01001000111)8421BCD 答: 596；247；2796 一、填空題1十進制數(shù)315轉(zhuǎn)換為二進制數(shù)為（ ）。A0001 1001 1001 B0001 0011 1011C0100 1001 1101 D0100 1001 011028421BCD碼(01010010)轉(zhuǎn)換為十進制數(shù)為( )。A38 B82 C52 D283有一個8位D/A轉(zhuǎn)換器，設(shè)它的滿度輸出電壓為25.5V，當輸入數(shù)字量為11101101時，輸出電壓為（ ）。A12.5V B12.7V C23.7V D25V4如果異步二進制計數(shù)器的觸發(fā)器為10個，則計數(shù)狀態(tài)有（ ）種。 A20 B200 C1000 D10245一片存儲容量為8K*4的只讀存儲器ROM芯片應該有（ ）條地址線。 A10 B11 C2 D136對于四位二進制計數(shù)器，初始狀態(tài)為0000，經(jīng)過100個脈沖后進入（ ）狀態(tài)。A0100 B0001 C0011D10007下列說法正確的是( )。A雙極型數(shù)字集成門電路是以場效應管為基本器件構(gòu)成的集成電路；BCOMS集成門電路集成度高，但功耗較高；CTTL邏輯門電路是以晶體管為基本器件構(gòu)成的集成電路；DTTL邏輯門電路和COMS集成門電路不能混合使用。8一個4位串行數(shù)據(jù)，輸入4位移位寄存器，時鐘脈沖頻率為1KHZ，經(jīng)過（ ）可以轉(zhuǎn)換為4位并行數(shù)據(jù)輸出。A8ms B4ms C2ms D1ms9下列邏輯代數(shù)基本運算關(guān)系式中不正確的是（ ）。AA+A=A BAA=A CA+0=0 DA+1=1104分頻電路是指計滿（ ）個時鐘脈沖CP后產(chǎn)生一個輸出信號。A2 B4 C6 D811下列邏輯電路中為時序邏輯電路的是( )。A.變量譯碼器 B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器12. N個觸發(fā)器可以構(gòu)成能寄存（ ）位二進制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2N13. 有一個與非門構(gòu)成的基本RS鎖存器，欲使該鎖存器保持原態(tài)即Q(n+1）=Qn 則輸入信號應為（ ）。 A.SR0B.SR1C.S1，R0D.S0，R114.邏輯表達式（AB）（AC）（ ）。A. ABAC B.ABC C. BAC D.CAB15.設(shè)則它的反函數(shù)是（ ）。A. B. C.D.16.最小項的邏輯相鄰項是（ ）。A.ABCDB.C.D.17.對于JK觸發(fā)器，輸入J0，K1，CP脈沖作用后，觸發(fā)器的次態(tài)應為（ ）。 A.0B.1C.d D.不確定18一個T觸發(fā)器，在T=0時，加上時鐘脈沖，則觸發(fā)器（ ）。A翻轉(zhuǎn)B置1C保持原態(tài)D置0 19比較兩個一位二進制數(shù)A和B,當A=B時輸出F=1,則F的表達式是（ ）。 AF=AB B C DF=AB20二輸入端或非門，其輸入端為A、B，輸出端為Y，則其表達式Y(jié)= （ ）。 AAB B C DA+B1構(gòu)成組合邏輯電路的基本邏輯單元電路是（ ）。2體現(xiàn)A/D和D/A轉(zhuǎn)換器的工作性能的技術(shù)指標，可采用（ ）和轉(zhuǎn)換速度兩個參數(shù)描述。3當七段顯示譯碼器的輸出為高電平有效時，應選用共（ ）極數(shù)碼管。4觸發(fā)器異步輸入端為低電平有效時，如果異步輸入端RD=1，SD=0，則觸發(fā)器直接置成（ ）狀態(tài)。5數(shù)字電路中，常用的脈沖波形產(chǎn)生電路是（ ）器。6幾個集電極開路與非門（OC門）輸出端直接相連，配加負載電阻后實現(xiàn)（ ）功能。7對于D/A轉(zhuǎn)換器，其轉(zhuǎn)換位數(shù)越多，轉(zhuǎn)換精度會越 ( ) 。8若用二進制代碼對48個字符進行編碼，則至少需要 （ ）位二進制數(shù)。9一個邏輯函數(shù)，如果有n個變量，則有（ ）個最小項。10十六路數(shù)據(jù)選擇器，其選擇控制輸入端有（ ）個。三、分析計算題（共32分）A2A1A0D0D1D2D3D4D5D6D7Sa1a0b1YYFF174LS151b01八選一數(shù)據(jù)選擇器74LS151的真值表如下表，圖為由八選一數(shù)據(jù)選擇器構(gòu)成的組合邏輯電路，圖中a1a0、b1b0為兩個二位二進制數(shù)，試列出電路的真值表，并說明其邏輯功能。（10分）2寫出下圖所示電路中各觸發(fā)器的驅(qū)動方程、狀態(tài)方程，畫出其狀態(tài)表、狀態(tài)圖、時序圖，并且分析電路的功能。(16分)3兩相脈沖產(chǎn)生電路如下圖所示，試畫出在CP作用下、的波形，并說明、的相位差。設(shè)各觸發(fā)器的初始狀態(tài)為0。4圖示D/A轉(zhuǎn)換器。已知R=20K,Vref=20V；當某位數(shù)為0，開關(guān)接地，為1時，開關(guān)接運放反相端。試求（1）V0的輸出范圍；(2)當D3D2D1D0=1110時，V0=？ D0D1D2D3S0S1S2S3VrefRRR2R2R2R2R2RRvO+-四、設(shè)計題1舉重比賽中有A、B、C三名裁判，A為主裁，當兩名或兩名以上裁判（必須包括A在內(nèi)）認為運動員上舉杠鈴合格，才能認為成功。（1）要求列真值表用與非門電路設(shè)計該邏輯電路。（2） 用74LS138芯片配合適當?shù)拈T電路設(shè)計該邏輯電路。2試利用四位同步二進制計數(shù)器74HCT161的清零計數(shù)功能設(shè)計一個24進制計數(shù)器。3試利用555定時器產(chǎn)生一個周期性的矩形脈沖信號，使其高低電平之比近似為7：3，振蕩頻率為1kHz，畫出實現(xiàn)電路圖，標明參數(shù)關(guān)系。一、選擇題1234567891011121314151617181920BCCDDACBCBCBBBCAACDC二、填空題 1邏輯門電路；2轉(zhuǎn)換精度； 3陰；41；5多諧振蕩器；6線與；7高；86；92n；104三、分析計算題a0 b0 a1 b1F0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 01 0 0