計算機組成原理前五套本科自測題答案選擇題答案更新

精選文檔本科生期末試卷（一） 1 從器件角度看，計算機經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計算機仍屬于（B ）計算機。 A 并行 B 馮諾依曼 C 智能 D 串行 2 某機字長32位，其中1位表示符號位。若用定點整數(shù)表示，則最小負整數(shù)為（A ）。A -(231-1) B -(230-1) C -(231+1) D -(230+1) 3 以下有關(guān)運算器的描述，（C ）是正確的。A 只做加法運算B 只做算術(shù)運算C 算術(shù)運算與邏輯運算D 只做邏輯運算 4 EEPROM是指（D ）。A 讀寫存儲器 B 只讀存儲器 C 閃速存儲器 D 電擦除可編程只讀存儲器 5 常用的虛擬存儲系統(tǒng)由（B ）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。 A cache-主存 B 主存-輔存 C cache-輔存 D 通用寄存器-cache 6 RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（D ）。A 棧頂和次棧頂 B 兩個主存單元C 一個主存單元和一個通用寄存器D 兩個通用寄存器 7 當(dāng)前的CPU由（B ）組成。A 控制器B 控制器、運算器、cacheC 運算器、主存 D 控制器、ALU、主存 8 流水CPU是由一系列叫做“段”的處理部件組成。和具備m個并行部件的CPU相比，一個m段流水CPU的吞吐能力是（A ）。A 具備同等水平 B 不具備同等水平C 小于前者D 大于前者 9 在集中式總線仲裁中，（A ）方式響應(yīng)時間最快。 A 獨立請求 B 計數(shù)器定時查詢 C 菊花鏈 10 CPU中跟蹤指令后繼地址的寄存器是（BC ）。P129 A 地址寄存器 B 指令計數(shù)器 C 程序計數(shù)器 D 指令寄存器 11 從信息流的傳輸速度來看，（A ）系統(tǒng)工作效率最低。 A 單總線 B 雙總線C 三總線 D 多總線 12 單級中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，立即關(guān)閉（C ）標志，以防止本次中斷服務(wù)結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷進行干擾。 A 中斷允許 B 中斷請求C 中斷屏蔽 D DMA請求 14 下面操作中應(yīng)該由特權(quán)指令完成的是（B ）。P304A 設(shè)置定時器的初值B 從用戶模式切換到管理員模式C 開定時器中斷D 關(guān)中斷本科生期末試卷（二） 1 馮諾依曼機工作的基本方式的特點是（B ）。A 多指令流單數(shù)據(jù)流B 按地址訪問并順序執(zhí)行指令C 堆棧操作D存貯器按內(nèi)容選擇地址 2 在機器數(shù)（BC ）中，零的表示形式是唯一的。P22表格 A 原碼 B 補碼 C 移碼 D 反碼 3 在定點二進制運算器中，減法運算一般通過（D ）來實現(xiàn)。A 原碼運算的二進制減法器 B 補碼運算的二進制減法器C 原碼運算的十進制加法 D 補碼運算的二進制加法器 4 某計算機字長32位，其存儲容量為256MB，若按單字編址，它的尋址范圍是（D ）。 A 064MB B 032MB C 032M D 064M 5 主存貯器和CPU之間增加cache的目的是（A ）。A 解決CPU和主存之間的速度匹配問題C 擴大CPU中通用寄存器的數(shù)量B 擴大主存貯器容量D 既擴大主存貯器容量，又擴大CPU中通用寄存器的數(shù)量 6 單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個常需采用（C ）。A 堆棧尋址方式 B 立即尋址方式C 隱含尋址方式 D 間接尋址方式 7 同步控制是（C）。P144A 只適用于CPU控制的方式B 只適用于外圍設(shè)備控制的方式C 由統(tǒng)一時序信號控制的方式D 所有指令執(zhí)行時間都相同的方式 8 描述PCI總線中基本概念不正確的句子是（CD ）。P200A PCI總線是一個與處理器無關(guān)的高速外圍設(shè)備B PCI總線的基本傳輸機制是猝發(fā)式傳送C PCI設(shè)備一定是主設(shè)備D 系統(tǒng)中只允許有一條PCI總線 9 CRT的分辨率為10241024像素，像素的顏色數(shù)為256，則刷新存儲器的容量為（B ）。 A 512KB B 1MB C 256KB D 2MB 10 為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用（B ）。 A 通用寄存器 B 堆棧 C 存儲器 D 外存 11 特權(quán)指令是由（C ）執(zhí)行的機器指令。P121 A 中斷程序 B 用戶程序 C 操作系統(tǒng)核心程序 D I/O程序 12 虛擬存儲技術(shù)主要解決存儲器的（B ）問題。 A 速度 B 擴大存儲容量 C 成本 D 前三者兼顧 13 引入多道程序的目的在于（B ）。A 充分利用CPU，減少等待CPU時間B 提高實時響應(yīng)速度C 有利于代碼共享，減少主輔存信息交換量 D 充分利用存儲器本科生期末試卷（三） 1 下列數(shù)中最小的數(shù)是（C ）。A（101001）2B （52）8 C （101001）BCD D （233）16 2 某DRAM芯片，其存儲容量為5128位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（D ）。 A 8，512 B 512，8 C 18，8 D 19，8 3 在下面描述的匯編語言基本概念中，不正確的表述是（D ）。A 對程序員的訓(xùn)練要求來說，需要硬件知識B 匯編語言對機器的依賴性高C 用匯編語言編寫程序的難度比高級語言D 匯編語言編寫的程序執(zhí)行速度比高級語言慢 4 交叉存儲器實質(zhì)上是一種多模塊存儲器，它用（A）方式執(zhí)行多個獨立的讀寫操作。P89 A 流水 B 資源重復(fù) C 順序 D 資源共享 5 寄存器間接尋址方式中，操作數(shù)在（B ）。 A 通用寄存器 B 主存單元 C 程序計數(shù)器 D 堆棧 6 機器指令與微指令之間的關(guān)系是（A ）。A 用若干條微指令實現(xiàn)一條機器指令B 用若干條機器指令實現(xiàn)一條微指令C 用一條微指令實現(xiàn)一條機器指令D 用一條機器指令實現(xiàn)一條微指令 7 描述多媒體CPU基本概念中，不正確的是（A ）。A多媒體CPU是帶有MMX技術(shù)的處理器BMMX是一種多媒體擴展結(jié)構(gòu)CMMX指令集是一種多指令流多數(shù)據(jù)流的并行處理指令D多媒體CPU是以超標量結(jié)構(gòu)為基礎(chǔ)的CISC機器 8 在集中式總線仲裁中，（A ）方式對電路故障最敏感。 A 菊花鏈 B 獨立請求 C 計數(shù)器定時查詢 9 流水線中造成控制相關(guān)的原因是執(zhí)行（A ）指令而引起。P165 A 條件轉(zhuǎn)移 B 訪內(nèi) C 算邏 D 無條件轉(zhuǎn)移 10 PCI總線是一個高帶寬且與處理器無關(guān)的標準總線。下面描述中不正確的是（B ）。P204A采用同步定時協(xié)議B采用分布式仲裁策略C具有自動配置能力D適合于低成本的小系統(tǒng) 11 下面陳述中，不屬于外圍設(shè)備三個基本組成部分的是（D ）。 A 存儲介質(zhì) B 驅(qū)動裝置 C 控制電路 D 計數(shù)器 12 中斷處理過程中，（A ）項是由硬件完成。P243圖 A 關(guān)中斷 B 開中斷 C 保存CPU現(xiàn)場 D 恢復(fù)CPU現(xiàn)場 13 IEEE1394是一種高速串行I/O標準接口。以下選項中，（D）項不屬于IEEE1394的協(xié)議集。P267 A 業(yè)務(wù)層 B 鏈路層 C 物理層 D 串行總線管理 14 下面陳述中，（C ）項屬于存儲管理部件MMU的職能。P282 A 分區(qū)式存儲管理 B 交換技術(shù) C 分頁技術(shù)本科生期末試卷（四） 1 運算器的核心功能部件是（B ）。 A 數(shù)據(jù)總線 B ALU C 狀態(tài)條件寄存器 D 通用寄存器 2 某單片機字長32位，其存儲容量為4MB。若按字編址，它的尋址范圍是（A ）。 A 1M B 4MB C 4M D 1MB 3 某SRAM芯片，其容量為1M8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數(shù)目是（C ）。(20根地址線，8根數(shù)據(jù)線，一根讀寫線，一根芯片選擇線) A 20 B 28 C 30 D 32 4 雙端口存儲器所以能進行高速讀/寫操作，是因為采用（D ）。A 高速芯片 B 新型器件C 流水技術(shù) D 兩套相互獨立的讀寫電路 6 為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（C ）。 A 用程序計數(shù)器PC來產(chǎn)生后繼微指令地址B 用微程序計數(shù)器PC來產(chǎn)生后繼微指令地址 C 通過微指令順序控制字段由設(shè)計者指定或由設(shè)計者指定的判別字段控制產(chǎn)生后繼微指令地址D 通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址 7 微程序控制器中，機器指令與微指令的關(guān)系是（B ）。 A 每一條機器指令由一條微指令來執(zhí)行B 每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行 C一段機器指令組成的程序可由一條微指令來執(zhí)行D一條微指令由若干條機器指令組成 9 某寄存器中的數(shù)值為指令碼，只有CPU的（A ）才能識別它。 A 指令譯碼器 B 判斷程序 C 微指令 D 時序信號 10 為實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是采用（A ）。P247 A 通用寄存器 B 堆棧 C 主存 D 外存 11 采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)，就要占用一個（C ）的時間。 A 指令周期 B 機器周期 C 存儲周期 D 總線周期 12 將IEEE1394串行標準接口與SCSI并行標準接口進行比較，指出下面陳述中不正確的項是（D ）。A 前者數(shù)據(jù)傳輸率高B 前者數(shù)據(jù)傳送的實時性好C 前者使用6芯電纜，體積小D 前者不具有熱插拔能力 13 下面陳述中，不屬于虛存機制要解決的問題項是（D ）。P284A 調(diào)度問題B 地址映射問題C 替換與更新問題D 擴大物理主存的存儲容量和字長 14 進程從運行狀態(tài)轉(zhuǎn)入就緒狀態(tài)的可能原因是（D ）。P277A 被選中占有處理機時間B 等待某一事件發(fā)生C 等待的事件已發(fā)生D 時間片已用完本科生期末試卷（五） 1 某機字長64位，1位符號位，63位表示尾數(shù)，若用定點整數(shù)表示，則最大正整數(shù)位（A ）。A +(263-1) B +(264-1) C -(263-1) D -(264-1) 2 請從下面浮點運算器中的描述中選出兩個描述正確的句子（AC ）。 A 浮點運算器可用兩個松散連接的定點運算部件一階碼和尾數(shù)部件來實現(xiàn)。 B 階碼部件可實現(xiàn)加，減，乘，除四種運算。 C 階碼部件只進行階碼相加，相減和比較操作。 D 尾數(shù)部件只進行乘法和除法運算。 3 存儲單元是指（B ）。 A 存放1個二進制信息位的存儲元B 存放1個機器字的所有存儲元集合 C 存放1個字節(jié)的所有存儲元集合D 存放2個字節(jié)的所有存儲元集合 4 某機字長32位，存儲容量1MB，若按字編址，它的尋址范圍是（A ）。 A 01M B 0512KB C 056K D 0256KB 5 用于對某個寄存器中操作數(shù)的尋址方式為（C ）。 A 直接 B 間接 C 寄存器直接 D 寄存器間接 6 程序控制類的指令功能是（D ）。P120A 進行算術(shù)運算和邏輯運算B 進行主存與CPU之間的數(shù)據(jù)傳送C 進行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D 改變程序執(zhí)行的順序 7 指令周期是指（C ）。A CPU從主存取出一條指令的時間B CPU執(zhí)行一條指令的時間C CPU從主存取出一條指令加上執(zhí)行一條指令的時間 D 時鐘周期時間 8 描述當(dāng)代流行總線結(jié)構(gòu)中基本概念不正確的句子是（AC ）。A 當(dāng)代流行的總線不是標準總線 B 當(dāng)代總線結(jié)構(gòu)中，CPU和它私有的cache一起作為一個模塊與總線相連 C 系統(tǒng)中允許有一個這樣的CPU模塊 9 CRT的顏色為256色，則刷新存儲器每個單元的字長是（C ）。 A 256位 B 16位 C 8位 D 7位 10 發(fā)生中斷請求的條件是（B ）。P242A 一條指令執(zhí)行結(jié)束B 一次I/O操作結(jié)束C 機器內(nèi)部發(fā)生故障D 一次DMA操作結(jié)束 11 中斷向量地址是（B ）。A 子程序入口地址B 中斷服務(wù)程序入口地C 中斷服務(wù)程序入口地址指示器 D 例行程序入口地址 12 IEEE1394所以能實現(xiàn)數(shù)據(jù)傳送的實時性，是因為（AB ）。P265A 除異步傳送外，還提供同步傳送方式B 提高了時鐘頻率C 除優(yōu)先權(quán)仲裁外，還提供均等仲裁,緊急仲裁兩種總線仲裁方式 D 能夠進行熱插拔 13 直接映射cache的主要優(yōu)點是實現(xiàn)簡單。