復(fù)雜的可編程邏輯器件(CPLD)

1、4,、,復(fù)雜的可編程邏輯器件（,CPLD,）,隨著集成工藝的發(fā)展，,PLD,的集成規(guī)模已經(jīng)有了,很大的改變。,CPLD,就是一種集成度遠(yuǎn)遠(yuǎn)高于,PAL,和,GAL,的電路。,CPLD,有兩大類(lèi)：,基本結(jié)構(gòu)的,CPLD,-,仍然保持,GAL,的特點(diǎn)，與陣,列加宏單元結(jié)構(gòu)。主要是規(guī)模擴(kuò)大，其次在相鄰乘積,項(xiàng)的利用、觸發(fā)器結(jié)構(gòu)方面也有所改進(jìn)。,分區(qū)陣列結(jié)構(gòu)的,CPLD,-,將整個(gè)器件劃分為若干,個(gè)區(qū)域，每個(gè)區(qū)域相當(dāng)于一個(gè),GAL,，通過(guò)全局互連總,線(xiàn)將各個(gè)區(qū)域連接起來(lái)。,下面介紹一下分區(qū)陣列結(jié)構(gòu)的幾種形式。,分區(qū)陣列結(jié)構(gòu)有以下幾種形式：,?,通用互連陣列,UIM,結(jié)構(gòu),?,多陣列矩陣,MAX,結(jié)構(gòu),

2、?,靈活邏輯單元陣列,FLEX,結(jié)構(gòu),?,其他結(jié)構(gòu)形式,CPLD,舉例,（以,FLEX,結(jié)構(gòu)的,EPF10K20,為例）,LE,邏輯單元,-,最小的邏輯單位,邏輯陣列塊,LAB,由,8,個(gè),LE,及控制、互連、級(jí)聯(lián)進(jìn)位信號(hào)組成。,嵌入陣列塊,EAB,由輸入輸出端帶有寄存器的,RAM / ROM,組成。,CPLD,的主要特點(diǎn)：,?,可重復(fù)編程、擦除或配置數(shù)據(jù)。,?,采用多種存儲(chǔ)器類(lèi)型,EPROM,、,E,2,PROM,、,FLASH,和,SRAM,等，高（密度、速度、可靠性），低功耗。,?,內(nèi)部時(shí)間延遲固定、可預(yù)測(cè)，易消除冒險(xiǎn)競(jìng)爭(zhēng)。,?,有多級(jí)加密位，具有較好的保密性。,5,、現(xiàn)場(chǎng)可編程門(mén)陣列,

3、FPGA,FPGA,是另一種高密度,PLD,芯片。它由三個(gè)可編程,模塊組成，編程的結(jié)果存放在一個(gè),SRAM,中，所以需要,上電時(shí)下載編程數(shù)據(jù)。,FPGA,三個(gè)模塊之間的關(guān)系如下：,下面簡(jiǎn)單介紹,FPGA,的三種模塊,可配置邏輯模塊,CLB,可編程,I/O,模塊,（,IOB,）,可編程內(nèi)部互連資源（,ICR,）,FPGA,的特點(diǎn)：,?,采用,SRAM,編程技術(shù)，高（密度、速度、可靠性），,低功耗。但每次上電后要重新寫(xiě)入編程。,?,結(jié)構(gòu)靈活，,CLB,、,IOB,和,ICR,均可編程，便于實(shí)現(xiàn),各種組合和時(shí)序邏輯電路。,?,不同延時(shí)的內(nèi)部連線(xiàn)混合使用，使傳輸延時(shí)不可,預(yù)測(cè)。,FPGA,和,CPLD

4、,的設(shè)計(jì)編程都有相應(yīng)的軟件平臺(tái)，可,以方便地完成以下幾個(gè)功能：,?,?,?,?,?,?,設(shè)計(jì)輸入,前仿真,編譯,優(yōu)化,布局布線(xiàn),后仿真,用邏輯圖或硬件描述語(yǔ)言,布局布線(xiàn)前，先驗(yàn)證電路功能是否有效。,將高層行為設(shè)計(jì)轉(zhuǎn)為底層網(wǎng)表數(shù)據(jù)。,簡(jiǎn)化電路規(guī)模。,針對(duì),FPGA,或,CPLD,作出具體規(guī)劃設(shè)計(jì)。,根據(jù)實(shí)際布局布線(xiàn)的,RC,參數(shù)再次驗(yàn)證電路,功能、時(shí)序。,對(duì)芯片進(jìn)行實(shí)際連線(xiàn)。,?,編程,附加說(shuō)明：,VHDL,硬件描述語(yǔ)言,硬件描述語(yǔ)言（,HDL=Hardware Description,Language ),是一種用來(lái)描述硬件電路功能的規(guī)范性語(yǔ)言。,它和編寫(xiě)計(jì)算機(jī)程序所用的高級(jí)語(yǔ)言十分相似。有源文,件，可編譯成編程數(shù)據(jù)，有庫(kù)資源可供利用。,用,HDL,設(shè)計(jì)邏輯電路已成為一種嶄新的硬件電路設(shè),計(jì)方法。,硬件描述語(yǔ)言有多種形式，互不兼容。由美國(guó)國(guó)防,部設(shè)計(jì)的,VHDL,語(yǔ)言是最具代表性的，已成為一種標(biāo)準(zhǔn),的硬件描述語(yǔ)言。,用,VHDL,設(shè)計(jì)硬件電路有許多優(yōu)點(diǎn)，如比原理圖容,易閱讀、表達(dá)形式簡(jiǎn)單、易于修改、易于保存，便于借,用已有設(shè)計(jì)（庫(kù)調(diào)用），,等等。,學(xué)習(xí),VHDL,語(yǔ)言的語(yǔ)法格式、規(guī)則有專(zhuān)門(mén)的課程，也,可以自己看書(shū)學(xué)習(xí)。希望同學(xué)們有時(shí)間關(guān)心一下有關(guān)這方,