80C51單片機(jī) 2-4（板式整齊）

1、第二章 80C51單片機(jī)的硬件結(jié)構(gòu),2.1 8051單片機(jī)的內(nèi)部機(jī)構(gòu)（1課時(shí)） 2.2 8051的外部引腳及功能（1課時(shí)） 2.3 8051的存儲(chǔ)器配置（2課時(shí)） 2.4 并行I/O接口電路（2課時(shí)） 2.5 8051的中斷系統(tǒng)（2課時(shí)） 2.6 8051的定時(shí)器/計(jì)數(shù)器（2課時(shí)） 2.7 8051的串行通信（2課時(shí)） 2.8 8051的外圍電路（1課時(shí)）,1,優(yōu)質(zhì)內(nèi)容,本章講述的是單片機(jī)系統(tǒng)的硬件基礎(chǔ)知識(shí)，是課程的重點(diǎn)章節(jié)之一。 難點(diǎn)： 1、8051單片機(jī)的內(nèi)部數(shù)據(jù)存儲(chǔ)器 2、4個(gè)并行I/O的不同特點(diǎn)和用途 3、8051的中斷控制 4、定時(shí)器/計(jì)數(shù)器控制 5、串口通信,2,優(yōu)質(zhì)內(nèi)容,2.4

2、并行輸入輸出接口電路,在MCS-51單片機(jī)的四個(gè)I/O口都是具有輸出鎖存功能的雙向端口,這些鎖存器的位置都在SFR中,其地址分別為:80H、90H、A0H 、B0H.出于系統(tǒng)的考慮,在硬件設(shè)計(jì)上對(duì)每一個(gè)端口都有不同的要求,所以每一個(gè)端口又具有不同的特點(diǎn).,2.4.1 P0口,P0口的位結(jié)構(gòu)圖,P0口的工作原理,2.4.2 P1口,2.4.3 P2口,2.4.4 P3口,2.4.5 并行端口在使用時(shí)應(yīng) 注意的幾個(gè)問題,單片機(jī)與繼電器等大電流負(fù)載的接口,繼續(xù),MCS-51邏輯圖,3,優(yōu)質(zhì)內(nèi)容,2.4.1 P0口:,特點(diǎn):“通用數(shù)據(jù)I/O端口”和“地址、數(shù)據(jù)復(fù)用總線”端口. 1，在作為通用數(shù)據(jù)I/O

3、端口時(shí),具有較強(qiáng)的驅(qū)動(dòng)能力(8個(gè)TTL負(fù)載),與MOS負(fù)載連接時(shí),需要外接一個(gè)上拉電阻。 2，作為“地址、數(shù)據(jù)復(fù)用總線”使用時(shí),P0口首先輸出外部存儲(chǔ)器的低八位地址,然后再變?yōu)閿?shù)據(jù)總線進(jìn)行數(shù)據(jù)的輸入或輸出.此時(shí)，P0口不能再作為通用I/O口。,返回,4,優(yōu)質(zhì)內(nèi)容,P0口的位結(jié)構(gòu)圖,D Q 鎖存器 CL /Q,P0.x 引腳,Vcc,地址/數(shù)據(jù) 1/0,控制(=0時(shí)),讀鎖存器,讀引腳,內(nèi)部總線,寫鎖存器,MUX (控制=0時(shí)),硬件組成： 1，一個(gè)輸出鎖存器（D型觸發(fā)器）； 2，二個(gè)三態(tài)門（控制讀引腳或讀鎖存器）； 3，與門和MUX等元件組成的輸出控制電路； 4，一對(duì)場效應(yīng)晶體管FET構(gòu)成的輸

4、出驅(qū)動(dòng)電路.,Vcc,返回,返回前一次,1，P0口的I/O操作；,2，P0口的總線方式,5,優(yōu)質(zhì)內(nèi)容,1、P0口的I/O操作（通用I/O端口）,在P0口作為通用I/O端口時(shí),控制電路中的“控制”為“0”電平,多路開關(guān)MUX接入下方的鎖存器的/Q端。 由于與門的一個(gè)輸入端為“0”,所以它使上端的FET截止.這就是P0口在做I/O口時(shí)輸出為“漏極開路”的結(jié)構(gòu)原因. 輸出操作: 若總線向口送“0”時(shí),鎖存器的/Q=1,使下端的FET導(dǎo)通(上面的FET仍然截止),這樣端口呈現(xiàn)“0”電平. 送“1”時(shí),/Q=“0”,使下端的FET截止.這樣出現(xiàn)輸出極的兩個(gè)FET全部截止.在這種情況下必須在端口線上外加上

5、拉電阻.這樣在上拉電阻的作用下,使端口為高電平.,返回結(jié)構(gòu)圖,6,優(yōu)質(zhì)內(nèi)容,輸入操作（讀引腳，讀鎖存，輸入前寫一） A、讀引腳:讀外部送到端口引腳的電平,即通常所說的輸入操作（如：MOV A,P0）.此時(shí),單片機(jī)控制“讀引腳”的三態(tài)門,使引腳處的外部電平經(jīng)三態(tài)門送入內(nèi)部總線. B、讀鎖存器:將進(jìn)行讀鎖存器并進(jìn)行處理，最后再寫回鎖存器的操作稱之為： “讀修改寫”操作。在這種情況下, 讀入的數(shù)據(jù)不是來自引腳，而是端口內(nèi)部的鎖存器的內(nèi)容。 如： ORL P0,A ; P0 A P0,結(jié)構(gòu)圖,P0. X,7,優(yōu)質(zhì)內(nèi)容,C、輸入時(shí)應(yīng)先寫“1”：在端口電路中,可以發(fā)現(xiàn)一個(gè)問題:端口在輸入（讀引腳）時(shí),原來

6、鎖存器的狀態(tài)可能要影響引腳電平的輸入.例如:原來鎖存器的狀態(tài)為“0”態(tài),既輸出極的下端FET是飽和狀態(tài),這樣如果外電路向引腳輸入高電平時(shí),電路將不能正確讀入.要解決的方法就是讓下端的FET截止（高阻態(tài)）,既事先向端口寫一個(gè)“1”. 請(qǐng)注意下面的一段程序： MOV A，#0FFH；0FFH送累加器A MOV P0，A ；向P0口“寫1” MOV A,P0 ；從P0口輸入數(shù)據(jù)到A 你能正確的分析出指令的操作嗎？,返回結(jié)構(gòu)圖,8,優(yōu)質(zhì)內(nèi)容,2、P0口的總線方式（系統(tǒng)使用外存儲(chǔ)器時(shí)）,控制電路的“控制”=1,此時(shí)與門打開,MUX接向“地址/數(shù)據(jù)”信號(hào).在這種情況下,輸出極的兩個(gè)FET都處于正常的工作狀

7、態(tài) 。 訪問外部存儲(chǔ)器的指令movx、movc ，就是使用P0口來輸出外部存儲(chǔ)器的低八位地址和輸入、輸出存儲(chǔ)器的數(shù)據(jù)。 在進(jìn)行單片機(jī)的硬件系統(tǒng)的設(shè)計(jì)中，如果使用了外部存儲(chǔ)器（或使用movx指令來訪問外部接口電路）時(shí)，P0口成為整個(gè)系統(tǒng)的地址/數(shù)據(jù)復(fù)用總線。換句話，P0口不能再作為通用的I/O端口的形式直接與外部連接。,返回結(jié)構(gòu)圖,9,優(yōu)質(zhì)內(nèi)容,1、 做通用數(shù)據(jù)I/O端口時(shí),輸出級(jí)上端的FET處于截止?fàn)顟B(tài),所以與MOS器件連接時(shí),必須外接“上拉電阻”,否則不能正確的輸出高電平; 2、在輸入操作前,為了保證輸入正確，必須先向端口“寫1”; 3、“讀引腳”與“讀鎖存器”是不同的兩個(gè)數(shù)據(jù)通道。凡是“讀

8、修改寫” 的操作,CPU讀的都是端口鎖存器中的數(shù)據(jù)。 4、為了提高電路的可靠性,端口引腳不要直接與三極管一類的器件直接連接,應(yīng)加隔離電路或與三極管之間加一個(gè)電阻. 5、在總線方式時(shí),P0口不能再做通用的I/O端口。它分時(shí)輸出地址、數(shù)據(jù)總線的信息（此時(shí)引腳不用外接上拉電阻）。,返回,返回結(jié)構(gòu)圖,P0口特點(diǎn)小結(jié):,10,優(yōu)質(zhì)內(nèi)容,特點(diǎn)：單純的通用I/O端口,負(fù)載能力為4個(gè)TTL輸入。與P0口的區(qū)別在于內(nèi)部具有上拉電阻，所以輸出時(shí)不用外接上拉電阻。,2.4.2 P1口,D Q 鎖存器 CL /Q,P1.x 引腳,Vcc,讀鎖存器,讀引腳,內(nèi)部總線,寫鎖存器,內(nèi)部上拉電阻,返回,返回前一次,11,優(yōu)質(zhì)

9、內(nèi)容,2.4.3 P2口,D Q 鎖存器 CL /Q,P2.x 引腳,Vcc,地址 1/0,控制,讀鎖存器,讀引腳,內(nèi)部總線,寫鎖存器,MUX (地址=0),內(nèi)部上拉電阻,返回上一次,特點(diǎn)：“通用數(shù)據(jù)I/O端口”和“高八位地址總線”端口,12,優(yōu)質(zhì)內(nèi)容,與P0口一樣，P2口在系統(tǒng)使用外部存儲(chǔ)器時(shí)，做高八位的地址總線。 應(yīng)當(dāng)注意的是：僅使用外部數(shù)據(jù)存儲(chǔ)器時(shí)，P2口分兩種情況： 1，僅僅使用256B的外部RAM時(shí)，既使用movx a,R0指令訪問外部RAM，此時(shí)用8位的寄存器R0或R1作間址寄存器，這時(shí)P2口無用，所以在這種情況下，P2口仍然可以做通用I/O端口。 2，如果訪問外部ROM或使用大于

10、256BRAM時(shí)，P2口必須作為外存儲(chǔ)器的高八位地址總線。 如：movx a，dptr ；訪問外部數(shù)據(jù)存儲(chǔ)器 movc a，a+dptr ；訪問外部程序存儲(chǔ)器 這里使用了16位的寄存器DPTR,上一頁,返回,13,優(yōu)質(zhì)內(nèi)容,2.4.4 P3口,在第二功能情況下，P3口分別作為串行口、外中斷輸入、外部計(jì)數(shù)輸入和系統(tǒng)擴(kuò)展時(shí)使用的WR和RD信號(hào)的端口。在這種情況下，鎖存器Q端為“1”電平以保證與門是打開的。 在通用I/O模式下，“第二功能輸出”端為“1”電平，以保證與門打開。,D Q 鎖存器 CL /Q,P3.x 引腳,第二功能輸出,讀鎖存器,讀引腳,內(nèi)部總線,寫鎖存器,第二功能輸入,Vcc,返回,

11、特點(diǎn)：通用I/O端口、第二功能,14,優(yōu)質(zhì)內(nèi)容,2.4.5 并行端口在使用時(shí)應(yīng)注意的幾個(gè)問題,“拉電流”還是“灌電流”-與大電流負(fù)載的連接 (我們以美國ATMEL公司生產(chǎn)的AT8951為例) 1, 使用灌電流的方式與電流較大的負(fù)載直接連接時(shí), 端口可以吸收約20mA的電流而保證端口電平不高于0.45V（見右上圖）。 2,采用拉電流方式連接負(fù)載時(shí)，AT89C51所能提供“拉電流”僅僅為80A，否則輸出的高電平會(huì)急劇下降.如果我們采用右下圖的方式，向端口輸出一個(gè)高電平去點(diǎn)亮LED，會(huì)發(fā)現(xiàn)，端口輸出的電平不是“1”而是“0”！ 當(dāng)然，不是所有的單片機(jī)都是這樣，PIC單片機(jī)就可以提供30mA的拉電流和

12、灌電流。但對(duì)于大多數(shù)IC電路，最好還是使用“灌電流”去推動(dòng)負(fù)載。,Px.y,Vdd,Px.y,Vdd,Vdd,灌電流方式 輸出”0”點(diǎn) 亮LED,拉電流方式 輸出高電平 點(diǎn)亮LED,返回,15,優(yōu)質(zhì)內(nèi)容,單片機(jī)與繼電器等大電流負(fù)載的接口,我們知道:AT89C51的端口可以吸收約20mA的電流.對(duì)于繼電器等大于20mA的負(fù)載,單片機(jī)可以采用右圖的接法,用一個(gè)三極管來承擔(dān)負(fù)載所需的大電流. 對(duì)于負(fù)載電流易造成干擾單片機(jī)的環(huán)境,應(yīng)采用右下圖”光電隔離”的方式.其中: A 、 B兩處沒有 任何電的聯(lián)系.,Px.y,J,Vcc,Vdd,負(fù)載,Vcc,Px.y,A,B,返回,16,優(yōu)質(zhì)內(nèi)容,2.5 80C

13、51的中斷系統(tǒng),中斷： CPU打斷正在運(yùn)行的程序，轉(zhuǎn)向?yàn)橥獠吭O(shè)備服務(wù)的過程稱為中斷。當(dāng)完成中斷后，CPU再回到原來的“斷點(diǎn)”繼續(xù)原來的程序。 中斷源具有隨機(jī)性、不可知性。,主程序,斷點(diǎn),中斷響應(yīng),中斷返回,中斷服務(wù)程序,17,優(yōu)質(zhì)內(nèi)容,外部中斷,外部中斷：由外部信號(hào)引起，共有二個(gè)外部中斷，它們的中斷請(qǐng)求信號(hào)分別從引腳INT0 (P3.2) 和INT1 (P3.3) 上引入。 外部中斷請(qǐng)求有二種信號(hào)觸發(fā)方式，即電平有效方式和跳變有效方式，可通過設(shè)置有關(guān)控制位進(jìn)行定義。 當(dāng)設(shè)定為電平有效方式時(shí)，若INT0或INT1引腳上采樣到有效的低電平，則向CPU提出中斷請(qǐng)求； 設(shè)定為跳變有效方式時(shí)，若INT0

14、或INT1引腳上采樣到有效負(fù)跳變，則向CPU提出中斷請(qǐng)求。,18,優(yōu)質(zhì)內(nèi)容,定時(shí)中斷和串行中斷,定時(shí)中斷：為滿足定時(shí)或計(jì)數(shù)的需要而設(shè)置。當(dāng)計(jì)數(shù)器發(fā)生計(jì)數(shù)溢出時(shí)，表明設(shè)定的定時(shí)時(shí)間到或計(jì)數(shù)值已滿，這時(shí)可以向CPU申請(qǐng)中斷。由于定時(shí)器/計(jì)數(shù)器在單片機(jī)芯片內(nèi)部，所以定時(shí)中斷屬于內(nèi)部中斷。 2個(gè)定時(shí)中斷源： TF0 T0（P34）溢出中斷。 TF1 T1（P35）溢出中斷。 串行中斷：為串行數(shù)據(jù)傳送的需要而設(shè)置。 每當(dāng)串行口發(fā)送或接收一組串行數(shù)據(jù)時(shí)，就產(chǎn)生一個(gè)中斷請(qǐng)求。 RI 串行接收中斷。 TI 串行發(fā)送中斷。,19,優(yōu)質(zhì)內(nèi)容,MCS-51的中斷系統(tǒng)結(jié)構(gòu)圖,MCS-51單片機(jī)共有5個(gè)中斷源（如圖所示

15、）。,/ int0,T0,/ int1,T1,ES,中斷源 標(biāo)識(shí)符,高優(yōu)先級(jí) 中斷請(qǐng)求,中斷矢量,中斷源 標(biāo)識(shí)符,低優(yōu)先級(jí) 中斷請(qǐng)求,中斷矢量,中斷請(qǐng)求 寄存器,中斷允許寄存器,中斷優(yōu)先級(jí) 寄存器,源允許,總允許EA,返回前一次,20,優(yōu)質(zhì)內(nèi)容,2.5.3中斷源矢量地址,當(dāng)CPU響應(yīng)中斷時(shí)，由硬件直接產(chǎn)生一個(gè)固定的地址，即矢量地址。 由矢量地址指出每個(gè)中斷源的中斷服務(wù)程序的入口，這種方法通常稱為固定入口式中斷。,21,優(yōu)質(zhì)內(nèi)容,定時(shí)器控制寄存器TCON,IE0：外部中斷0請(qǐng)求標(biāo)志位。IE0=1,外部中斷0向CPU請(qǐng)求中斷，當(dāng)CPU響應(yīng)外部中斷0時(shí)，IE0由硬件清0（邊沿觸發(fā)方式下）。 IT0：

16、外部中斷0觸發(fā)方式控制位。IT0=0電平觸發(fā)方式（低電平有效）；IT0=1邊沿觸發(fā)方式（下跳沿有效）。,返回前一次,22,優(yōu)質(zhì)內(nèi)容,TF0：定時(shí)器T0的溢出中斷申請(qǐng)位。 TF0=1，表明T0計(jì)數(shù)器產(chǎn)生溢出，向CPU請(qǐng)求中斷，CPU響應(yīng)中斷后由硬件清0。 TRO：定時(shí)器 /計(jì)數(shù)器0的啟動(dòng)停止位。 TR0=0,停止工作。 TR0=1，啟動(dòng)定時(shí)器/計(jì)數(shù)器工作。 軟件置位和復(fù)位。,23,優(yōu)質(zhì)內(nèi)容,串行口控制寄存器SCON,RI：串行口接收中斷申請(qǐng)標(biāo)志位 TI：串行口發(fā)送中斷申請(qǐng)標(biāo)志位 RI和TI邏輯“或”以后作為內(nèi)部的一個(gè)中斷源。當(dāng)串行口發(fā)送或接收完一幀數(shù)據(jù)時(shí)，將SCON中的TI或RI位置1，向CPU

17、申請(qǐng)中斷。 在CPU響應(yīng)串行口的中斷時(shí)，并不清零TI和RI中斷標(biāo)志，TI和RI必須由軟件清0。,24,優(yōu)質(zhì)內(nèi)容,中斷允許寄存器IE（0A8H）,EA：總允許位。EA=0，禁止一切中斷； EA=1，中斷開放。 ES：串行口中斷允許位。ES=1：允許RI、TI引發(fā)中 斷；ES=0：禁止中斷。 ET1、ET0：定時(shí)器T1、T0允許位。ET=1允許， ET=0禁 止。 EX1、EX0：外中斷 int1、int0允許位。 EX =1允許， EX=0禁止。 復(fù)位后，（IE）=00H，禁止中斷狀態(tài)。軟件設(shè)置。,25,優(yōu)質(zhì)內(nèi)容,中斷優(yōu)先級(jí)寄存器IP（0B8H）,PS：串行口中斷優(yōu)先級(jí)設(shè)定位； PT1、PT0：

18、定時(shí)器T1、T0中斷優(yōu)先級(jí)設(shè)定位； PX1、PX0：外中斷 int1、0中斷優(yōu)先級(jí)設(shè)定位； 0：低優(yōu)先級(jí) 1：高優(yōu)先級(jí) 軟件設(shè)置,26,優(yōu)質(zhì)內(nèi)容,優(yōu)先級(jí)結(jié)構(gòu),由于IP寄存器的設(shè)定，將5個(gè)中斷源分為兩個(gè)級(jí)別。中斷的發(fā)生將遵循下面的3條基本原則： 1，低級(jí)中斷在響應(yīng)執(zhí)行中，可以被高級(jí)中斷所中斷，反之則不能。 2，一個(gè)中斷（不論是什么優(yōu)先級(jí)）一旦得到響應(yīng)，與它同級(jí)的中斷則不能再中斷它。 3，當(dāng)CPU同時(shí)收到幾個(gè)同一級(jí)別的中斷要求時(shí)，CPU響應(yīng)哪個(gè)中斷源取決于硬件的查詢順序（見圖）。,轉(zhuǎn)IP寄存器,27,優(yōu)質(zhì)內(nèi)容,如何改變中斷源的優(yōu)先級(jí)順序,從中斷系統(tǒng)的硬件結(jié)構(gòu)圖可以清楚地看出同一級(jí)別中5個(gè)中斷源的查

19、詢順序。很明顯，要改變這種順序只能通過IP的設(shè)置。 如：要想將串行口的級(jí)別設(shè)為最高時(shí)，將IP中的PS置1。 既使用指令：setb ip.ps 或 mov 0b8h,#10h 完成對(duì)IP設(shè)置。,IP寄存器,28,優(yōu)質(zhì)內(nèi)容,中斷應(yīng)用舉例,利用外部中斷0向CPU申請(qǐng)中斷。 程序設(shè)計(jì)： ORG0000H AJMPMAIN ；轉(zhuǎn)向主程序 ORG0003H；外部中斷0入口地址 AJMPWINT；指向中斷服務(wù)程序 ORG0100H；主程序 MAIN:SETBIT0；選擇邊沿觸發(fā)方式 SETBPX0；設(shè)為高優(yōu)先級(jí) SETBEX0；允許外部中斷0 SETBEA；CPU允許中斷 HERE：AJMPHERE；主程序

20、踏步,29,優(yōu)質(zhì)內(nèi)容,2.5.5 外部中斷的采樣,在邊沿觸發(fā)方式中，在相鄰的兩個(gè)機(jī)器周期，如果第一次采集是高電平，第二次采集是低電平時(shí)，則TCON中的標(biāo)志IE0或IE1置位。所以，在邊沿觸發(fā)方式時(shí)：外部設(shè)備發(fā)出的邊沿信號(hào)（高電平和低電平）的時(shí)間應(yīng)大于一個(gè)機(jī)器周期，否則信號(hào)將可能漏檢。 如果采用“電平”觸發(fā)方式，CPU采集到INT0或INT1的引腳為低電平時(shí)將激活標(biāo)志IE0或IE1。所以在這種觸發(fā)方式中，外部的低電平至少應(yīng)保留一個(gè)機(jī)器周期。,30,優(yōu)質(zhì)內(nèi)容,中斷查詢與響應(yīng)協(xié)議,在每一個(gè)機(jī)器周期中，所有的中斷源都要按照其順序檢查一遍，到S6狀態(tài)時(shí)，就查找到所有被激活的中斷申請(qǐng)并排好優(yōu)先權(quán)。在下一個(gè)機(jī)器周期的S1狀態(tài)，只要不受阻斷，就開始響應(yīng)高級(jí)中斷。 如果發(fā)生下列情況，中斷將被阻止： 1，同級(jí)或高級(jí)中斷正在執(zhí)行時(shí)； 2，當(dāng)前的機(jī)器周期不是指令的最后一個(gè)機(jī)器周期； 3，CPU正在執(zhí)行的指令是RETI或訪問IE、IP寄存器時(shí)，CPU是不會(huì)響應(yīng)中斷，而且要等到該指令的下一條指令執(zhí)行完后中斷才能響應(yīng)。,31,優(yōu)質(zhì)內(nèi)容,CPU查詢到某一中斷源后，使相應(yīng)的“優(yōu)先級(jí)激活”觸發(fā)器置位用以阻斷同級(jí)或低級(jí)中斷。在硬件的控制下，程序自動(dòng)轉(zhuǎn)向?qū)?yīng)的矢量單元，執(zhí)行其服務(wù)程序。 CPU響應(yīng)中斷時(shí),將當(dāng)時(shí)