計(jì)數(shù)器實(shí)驗(yàn)報(bào)告

1、計(jì)數(shù)器實(shí)驗(yàn)報(bào)告一實(shí)驗(yàn)內(nèi)容1 靜態(tài)測(cè)試芯片74LS90的邏輯功能。、2 動(dòng)態(tài)測(cè)試芯片73LS90的芯片功能，畫出clk與其中一個(gè)輸出的波形圖。3 用一塊74LS90芯片連接一個(gè)模2，模5計(jì)數(shù)器。4用兩個(gè)74LS90級(jí)聯(lián)成一個(gè)模24計(jì)數(shù)器。二 實(shí)驗(yàn)條件數(shù)字萬(wàn)用表，模擬示波器，計(jì)算機(jī)電路基礎(chǔ)實(shí)驗(yàn)箱，芯片：74LS90兩片,74LS00一片。三 實(shí)驗(yàn)原理1 靜態(tài)測(cè)試芯片74LS90的邏輯功能。電路圖其中clkA連接單脈沖，其他輸入接電平控制按鍵，輸出接到二極管指示燈。經(jīng)過(guò)測(cè)試得到真值表為R0（0）R0(1)R9(0)R9(1)Q.dQ.cQ.bQ.a110Any000011AAny0000AnyAny

2、111001Any1Any1 Count1AnyAny1Count1Any1AnyCountAny11AnyCount這個(gè)可以看出器件清零和置九都是兩個(gè)高電平有效。其他的可以實(shí)現(xiàn)計(jì)數(shù)功能。2 動(dòng)態(tài)測(cè)試芯片73LS90的芯片功能，畫出clk與其中一個(gè)輸出的波形圖。電路圖還是靜態(tài)測(cè)試時(shí)候的電路圖，把clk改接到連續(xù)脈沖輸入即可。途中上面的波形為模二計(jì)數(shù)器中Qa的輸出波形，下面為clk輸入波形，其中在波形顯示控制旋鈕中，兩個(gè)通道的每格設(shè)置值為2.0V，時(shí)基為0.2us。在把示波器接地后可以知道，各個(gè)波形的零刻度線在其低電平最靠近的水平刻度線上。則可以看出輸入輸出波形的各參數(shù)為項(xiàng)目Clk（輸入）Qa（

3、輸出）Max/min4.00V/0.00V8.00V/0.00V峰峰值4.00V4.0V占空比50%50%脈寬0.3us0.6us3 用一塊74LS90芯片連接一個(gè)模5，模2計(jì)數(shù)器。模5：注：Qa與clkB線上是有節(jié)點(diǎn)的，但是復(fù)制過(guò)來(lái)后沒(méi)有顯示。如圖所示：分別把輸出接到數(shù)碼管上顯示。首先連接成一個(gè)模10計(jì)數(shù)器，然后再輸出為0101時(shí)候強(qiáng)制清零即可。模2：先連接一個(gè)模10計(jì)數(shù)器，在輸出為0010時(shí)候強(qiáng)制清零。模24計(jì)數(shù)器用兩個(gè)計(jì)數(shù)器級(jí)連，每個(gè)計(jì)數(shù)器控制一位數(shù)，每當(dāng)控制地位的計(jì)數(shù)器計(jì)數(shù)到9時(shí)給高位計(jì)數(shù)器一個(gè)脈沖，用這個(gè)來(lái)控制進(jìn)位。圖中的兩個(gè)計(jì)數(shù)器的輸出分別接到連個(gè)數(shù)碼管上，可以顯示到模24的效果。四 實(shí)驗(yàn)總結(jié)在示波器顯示時(shí)候，連接了二極管顯示燈，造成干擾較大，得出的波形不規(guī)則，不連接二極管即可。此次實(shí)驗(yàn)更加深刻理解了7