FPGA-簡單的組合邏輯電路設計實驗報告_第1頁
FPGA-簡單的組合邏輯電路設計實驗報告_第2頁
FPGA-簡單的組合邏輯電路設計實驗報告_第3頁
FPGA-簡單的組合邏輯電路設計實驗報告_第4頁
FPGA-簡單的組合邏輯電路設計實驗報告_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、上海電力學院實驗報告實驗課程名稱： FPGA應用開發(fā)試驗 實驗項目名稱： 簡單的組合邏輯電路設計班 級： 姓名： 學號： 成績：_ 實驗時間： 一、 實驗目的1、 掌握組合邏輯的設計方法。2、 掌握組合邏輯電路的靜態(tài)測試方法。3、 加深PLD設計的過程，并比較原理圖輸入和文本輸入的優(yōu)劣。二、 實驗原理根據(jù)第三章學習的VHDL硬件描述語言來設計一定功能的電路。三、 實驗步驟1、 四舍五入判別電路設計一個四舍五入判別電路，其輸入為8421BCD碼，要求當輸入大于或等于5時，判別電路輸出為1，反之為0。其VHDL描述語言為：時序仿真波形為：2、 控燈電路設計四個開關(guān)控制一盞燈的邏輯電路，要求合任一開

2、關(guān)，燈亮；斷任一開關(guān)，燈滅。其VHDL描述語言為：功能仿真波形為：時序仿真波形：引腳分配：程序下載:之后在DE2上驗證，實驗結(jié)果與設計要求一致。3、 優(yōu)先排隊電路設計一個優(yōu)先排隊電路，排隊優(yōu)先順序依次為A，B，C要求輸出端最高只能有一端為“1”，即只能為優(yōu)先級較高的輸入端對應的輸出端為“1”。其VHDL描述語言為：功能仿真波形為：時序仿真波形：引腳分配：程序下載：在DE2上驗證，實驗結(jié)果與設計要求一致。實驗連線：1、四位撥碼開關(guān)連d0，d1，d2，d3信號對應的管腳。 Out1輸出信號管腳接LED燈。2、四位按鍵開關(guān)分別連k0，k1，k2，k3信號對應的管腳。 y輸出信號管腳接LED燈。3、a ,b , c信號對應管腳分別連三個按鍵開關(guān)。輸出y1,y2,y3信號對應的管腳分別連三個LED燈。五、實驗小結(jié)通過本次試驗，我掌握了組合邏輯的基本設計方法。能夠按照電路功能要求編寫出基本的VHDL硬件描述語言，能合理的分配輸入輸出引腳，并能夠在DE2上驗證編寫程序是否符合電路設計要求。當然，一開始又有對軟件使用不熟練，也出現(xiàn)了一些問題，

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論