計算機系統(tǒng)結(jié)構(gòu)課后答案

1、第1章 計算機系統(tǒng)結(jié)構(gòu)的基本概念1.1 解釋下列術語Amdahl定律：當對一個系統(tǒng)中的某個部件進行改進后，所能獲得的整個系統(tǒng)性能的提高，受限于該部件的執(zhí)行時間占總執(zhí)行時間的百分比。程序的局部性原理：程序執(zhí)行時所訪問的存儲器地址不是隨機分布的，而是相對地簇聚。包括時間局部性和空間局部性。CPI：每條指令執(zhí)行的平均時鐘周期數(shù)。1.2 試用實例說明計算機系統(tǒng)結(jié)構(gòu)、計算機組成與計算機實現(xiàn)之間的相互關系。答：如在設計主存系統(tǒng)時，確定主存容量、編址方式、尋址范圍等屬于計算機系統(tǒng)結(jié)構(gòu)。確定主存周期、邏輯上是否采用并行主存、邏輯設計等屬于計算機組成。選擇存儲芯片類型、微組裝技術、線路設計等屬于計算機實現(xiàn)。計算

2、機組成是計算機系統(tǒng)結(jié)構(gòu)的邏輯實現(xiàn)。計算機實現(xiàn)是計算機組成的物理實現(xiàn)。一種體系結(jié)構(gòu)可以有多種組成。一種組成可以有多種實現(xiàn)。1.3 計算機系統(tǒng)結(jié)構(gòu)的Flynn分類法是按什么來分類的？共分為哪幾類？答：Flynn分類法是按照指令流和數(shù)據(jù)流的多倍性進行分類。把計算機系統(tǒng)的結(jié)構(gòu)分為：（1） 單指令流單數(shù)據(jù)流SISD（2） 單指令流多數(shù)據(jù)流SIMD（3） 多指令流單數(shù)據(jù)流MISD（4） 多指令流多數(shù)據(jù)流MIMD1.9 假設某應用程序中有4類操作，通過改進，各操作獲得不同的性能提高。具體數(shù)據(jù)如下表所示：操作類型程序中的數(shù)量（百萬條指令）改進前的執(zhí)行時間（周期）改進后的執(zhí)行時間（周期）操作11021操作230

3、2015操作335103操作41541（1）改進后，各類操作的加速比分別是多少？（2）各類操作單獨改進后，程序獲得的加速比分別是多少？（3）4類操作均改進后，整個程序的加速比是多少？解：根據(jù)Amdahl定律可得操作類型各類操作的指令條數(shù)在程序中所占的比例Fi各類操作的加速比Si各類操作單獨改進后，程序獲得的加速比操作111.1%21.06操作233.3%1.331.09操作338.9%3.331.37操作416.7%41.144類操作均改進后，整個程序的加速比：第2章 指令集結(jié)構(gòu)的分類2.1 解釋下列術語CISC：復雜指令集計算機RISC：精簡指令集計算機尋址方式：指令系統(tǒng)中如何形成所要訪問的

4、數(shù)據(jù)的地址。一般來說，尋址方式可以指明指令中的操作數(shù)是一個常數(shù)、一個寄存器操作數(shù)或者是一個存儲器操作數(shù)。數(shù)據(jù)表示：硬件結(jié)構(gòu)能夠識別、指令系統(tǒng)可以直接調(diào)用的那些數(shù)據(jù)結(jié)構(gòu)。2.2 指令集應滿足哪幾個基本要求？答：對指令集的基本要求是：完整性、規(guī)整性、高效率和兼容性。完整性是指在一個有限可用的存儲空間內(nèi)，對于任何可解的問題，編制計算程序時，指令集所提供的指令足夠使用。規(guī)整性主要包括對稱性和均勻性。對稱性是指所有與指令集有關的存儲單元的使用、操作碼的設置等都是對稱的。均勻性是指對于各種不同的操作數(shù)類型、字長、操作種類和數(shù)據(jù)存儲單元，指令的設置都要同等對待。高效率是指指令的執(zhí)行速度快、使用頻度高。2.3

5、 指令中表示操作數(shù)類型的方法有哪幾種？答：操作數(shù)類型有兩種表示方法：（1）操作數(shù)的類型由操作碼的編碼指定，這是最常見的一種方法；（2）數(shù)據(jù)可以附上由硬件解釋的標記，由這些標記指定操作數(shù)的類型，從而選擇適當?shù)倪\算。2.4 通常有哪幾種指令格式，請簡述其適用范圍。答： (1) 變長編碼格式。如果系統(tǒng)結(jié)構(gòu)設計者感興趣的是程序的目標代碼大小，而不是性能，就可以采用變長編碼格式。（2）固定長度編碼格式。如果感興趣的是性能，而不是程序的目標代碼大小，則可以選擇固定長度編碼格式。 (3) 混合型編碼格式。需要兼顧降低目標代碼長度和降低譯碼復雜度時，可以采用混合型編碼格式。第3章 流水線技術3.1解釋下列術語

6、流水線：將一個重復的時序過程，分解成為若干個子過程，而每一個子過程都可有效地在其專用功能段上與其它子過程同時執(zhí)行。數(shù)據(jù)相關：考慮兩條指令i和j，i在j的前面，如果下述條件之一成立，則稱指令j與指令i數(shù)據(jù)相關： （1）指令j使用指令i產(chǎn)生的結(jié)果；（2）指令j與指令k數(shù)據(jù)相關，而指令k又與指令i數(shù)據(jù)相關。名相關：如果兩條指令使用了相同的名，但是它們之間并沒有數(shù)據(jù)流動，則稱這兩條指令存在名相關?？刂葡嚓P：是指由分支指令引起的相關。它需要根據(jù)分支指令的執(zhí)行結(jié)果來確定后面該執(zhí)行哪個分支上的指令。結(jié)構(gòu)沖突：因硬件資源滿足不了指令重疊執(zhí)行的要求而發(fā)生的沖突。數(shù)據(jù)沖突：當指令在流水線中重疊執(zhí)行時，因需要用到前

7、面指令的執(zhí)行結(jié)果而發(fā)生的沖突?？刂茮_突：流水線遇到分支指令或其它會改變PC值的指令所引起的沖突。3.3 簡述先行控制的基本思想。答：先行控制技術是把緩沖技術和預處理技術相結(jié)合。緩沖技術是在工作速度不固定的兩個功能部件之間設置緩沖器，用以平滑它們的工作。預處理技術是指預取指令、對指令進行加工以及預取操作數(shù)等。采用先行控制方式的處理機內(nèi)部設置多個緩沖站，用于平滑主存、指令分析部件、運算器三者之間的工作。這樣不僅使它們都能獨立地工作，充分忙碌而不用相互等待，而且使指令分析部件和運算器分別能快速地取得指令和操作數(shù)，大幅度地提高指令的執(zhí)行速度和部件的效率。這些緩沖站都按先進先出的方式工作，而且都是由一組

8、若干個能快速訪問的存儲單元和相關的控制邏輯組成。采用先行控制技術可以實現(xiàn)多條指令的重疊解釋執(zhí)行。 3.5 簡述流水線技術的特點。答：流水技術有以下特點：（1） 流水線把一個處理過程分解為若干個子過程，每個子過程由一個專門的功能部件來實現(xiàn)。因此，流水線實際上是把一個大的處理功能部件分解為多個獨立的功能部件，并依靠它們的并行工作來提高吞吐率。（2） 流水線中各段的時間應盡可能相等，否則將引起流水線堵塞和斷流。（3） 流水線每一個功能部件的前面都要有一個緩沖寄存器，稱為流水寄存器。（4） 流水技術適合于大量重復的時序過程，只有在輸入端不斷地提供任務，才能充分發(fā)揮流水線的效率。（5） 流水線需要有通過

9、時間和排空時間。在這兩個時間段中，流水線都不是滿負荷工作。3.6 解決流水線瓶頸問題有哪兩種常用方法？答：細分瓶頸段與重復設置瓶頸段3.11 可采用哪些方法來提高向量處理機的性能？答：可采用多種方法：（1） 設置多個功能部件，使它們并行工作；（2） 采用鏈接技術，加快一串向量指令的執(zhí)行；（3） 采用循環(huán)開采技術，加快循環(huán)的處理；（4） 采用多處理機系統(tǒng)，進一步提高性能。3.14 有一條靜態(tài)多功能流水線由5段組成，加法用1、3、4、5段，乘法用1、2、5段，第3段的時間為2t，其余各段的時間均為t，而且流水線的輸出可以直接返回輸入端或暫存于相應的流水寄存器中?，F(xiàn)要在該流水線上計算 ，畫出其時空圖

10、，并計算其吞吐率、加速比和效率。解：首先，應選擇適合于流水線工作的算法。對于本題，應先計算A1B1、A2B2、A3B3和A4B4；再計算(A1B1) (A2B2)和(A3B3) (A4B4)；然后求總的結(jié)果。其次，畫出完成該計算的時空圖，如圖所示，圖中陰影部分表示該段在工作。由圖可見，它在18個t時間中，給出了7個結(jié)果。所以吞吐率為： 如果不用流水線，由于一次求積需3t，一次求和需5t，則產(chǎn)生上述7個結(jié)果共需（45+33）t =29t。所以加速比為： 該流水線的效率可由陰影區(qū)的面積和5個段總時空區(qū)的面積的比值求得： 3.15 動態(tài)多功能流水線由6個功能段組成，如下圖：其中，S1、S4、S5、S

11、6組成乘法流水線，S1、S2、S3、S6組成加法流水線，各個功能段時間均為50ns，假設該流水線的輸出結(jié)果可以直接返回輸入端，而且設置有足夠的緩沖寄存器，若以最快的方式用該流水計算：（1） 畫出時空圖；（2） 計算實際的吞吐率、加速比和效率。解：機器一共要做10次乘法，4次加法。3.17 假設各種分支指令數(shù)占所有指令數(shù)的百分比如下：條件分支20%（其中的60%是分支成功的）跳轉(zhuǎn)和調(diào)用5%現(xiàn)有一條段數(shù)為4的流水線，無條件分支在第二個時鐘周期結(jié)束時就被解析出來，而條件分支要到第三個時鐘周期結(jié)束時才能夠被解析出來。第一個流水段是完全獨立于指令類型的，即所有類型的指令都必須經(jīng)過第一個流水段的處理。請問

12、在沒有任何控制相關的情況下，該流水線相對于存在上述控制相關情況下的加速比是多少？解：沒有控制相關時流水線的平均CPI1存在控制相關時：由于無條件分支在第二個時鐘周期結(jié)束時就被解析出來，而條件分支要到第3個時鐘周期結(jié)束時才能被解析出來。所以：（1）若使用排空流水線的策略，則對于條件分支，有兩個額外的stall，對無條件分支，有一個額外的stall：CPI = 1+20%*2+5%*1 = 1.45 加速比S=CPI/1 = 1.45（2） 若使用預測分支成功策略，則對于不成功的條件分支，有兩個額外的stall，對無條件分支和成功的條件分支，有一個額外的stall 1：CPI = 1+20%*(6

13、0%*1+40%*2) +5%*1 = 1.33 加速比S=CPI/1 = 1.33（3）若使用預測分支失敗策略，則對于成功的條件分支，有兩個額外的stall；對無條件分支，有一個額外的stall；對不成功的條件分支，其目標地址已經(jīng)由PC 值給出，不必等待，所以無延遲：CPI = 1+20%*(60%*2 + 40%*0) +5%*1 = 1.29 加速比S=CPI/1 = 1.293.19 某向量處理機有16個向量寄存器，其中V0V5中分別放有向量A、B、C、D、E、F，向量長度均為8，向量各元素均為浮點數(shù)；處理部件采用兩條單功能流水線，加法功能部件時間為2拍，乘法功能部件時間為3拍。采用類

14、似于CARY-1的鏈接技術，先計算（A+B）*C，在流水線不停流的情況下，接著計算（D+E）*F。（1） 求此鏈接流水線的通過時間？（設寄存器入、出各需1拍）（2） 假如每拍時間為50ns，完成這些計算并把結(jié)果存進相應寄存器，此處理部件的實際吞吐率為多少MFLOPS？解：（1）我們在這里假設AB的中間結(jié)果放在V6中，（AB）C地最后結(jié)果放在V7中，DE地中間結(jié)果放在V8中，（DE）F的最后結(jié)果放在V9中。具體實現(xiàn)參考下圖：通過時間應該為前者（AB）C）通過的時間：T通過= (1+2+1)+(1+3+1) =9（拍）（2）在做完（AB）C之后，作（CD）E就不需要通過時間了。V6AB V7V6C

15、 V8DE V9V8F第4章 指令級并行4.1解釋下列術語指令級并行：簡稱ILP。是指指令之間存在的一種并行性，利用它，計算機可以并行執(zhí)行兩條或兩條以上的指令。指令調(diào)度：通過在編譯時讓編譯器重新組織指令順序或通過硬件在執(zhí)行時調(diào)整指令順序來消除沖突。指令的動態(tài)調(diào)度：是指在保持數(shù)據(jù)流和異常行為的情況下，通過硬件對指令執(zhí)行順序進行重新安排，以提高流水線的利用率且減少停頓現(xiàn)象。是由硬件在程序?qū)嶋H運行時實施的。指令的靜態(tài)調(diào)度：是指依靠編譯器對代碼進行靜態(tài)調(diào)度，以減少相關和沖突。它不是在程序執(zhí)行的過程中、而是在編譯期間進行代碼調(diào)度和優(yōu)化的。保留站：在采用Tomasulo算法的MIPS處理器浮點部件中，在運

16、算部件的入口設置的用來保存一條已經(jīng)流出并等待到本功能部件執(zhí)行的指令（相關信息）。CDB：公共數(shù)據(jù)總線。動態(tài)分支預測技術：是用硬件動態(tài)地進行分支處理的方法。在程序運行時，根據(jù)分支指令過去的表現(xiàn)來預測其將來的行為。如果分支行為發(fā)生了變化，預測結(jié)果也跟著改變。BHT：分支歷史表。用來記錄相關分支指令最近一次或幾次的執(zhí)行情況是成功還是失敗，并據(jù)此進行預測。分支目標緩沖：是一種動態(tài)分支預測技術。將執(zhí)行過的成功分支指令的地址以及預測的分支目標地址記錄在一張硬件表中。在每次取指令的同時，用該指令的地址與表中所有項目的相應字段進行比較，以便盡早知道分支是否成功，盡早知道分支目標地址，達到減少分支開銷的目的。前

17、瞻執(zhí)行：解決控制相關的方法，它對分支指令的結(jié)果進行猜測，然后按這個猜測結(jié)果繼續(xù)取指、流出和執(zhí)行后續(xù)的指令。只是指令執(zhí)行的結(jié)果不是寫回到寄存器或存儲器，而是放到一個稱為ROB的緩沖器中。等到相應的指令得到“確認”（即確實是應該執(zhí)行的）后，才將結(jié)果寫入寄存器或存儲器。ROB：ReOrder Buffer。前瞻執(zhí)行緩沖器。超標量：一種多指令流出技術。它在每個時鐘周期流出的指令條數(shù)不固定，依代碼的具體情況而定，但有個上限。超流水：在一個時鐘周期內(nèi)分時流出多條指令。超長指令字：一種多指令流出技術。VLIW處理機在每個時鐘周期流出的指令條數(shù)是固定的，這些指令構(gòu)成一條長指令或者一個指令包，在這個指令包中，指

18、令之間的并行性是通過指令顯式地表示出來的。4.5 假設分支目標緩沖的命中率為90%，程序中無條件轉(zhuǎn)移指令的比例為5%，沒有無條件轉(zhuǎn)移指令的程序CPI值為1。假設分支目標緩沖中包含分支目標指令，允許無條件轉(zhuǎn)移指令進入分支目標緩沖，則程序的CPI值為多少？解：設每條無條件轉(zhuǎn)移指令的延遲為x，則有：15%x1.1 x2當分支目標緩沖命中時，無條件轉(zhuǎn)移指令的延遲為0。所以 程序的CPI 1 2 5% (1 90%) 1.01第5章 存儲層次5.1解釋下列術語全相聯(lián)映象：主存中的任一塊可以被放置到Cache中任意一個地方。直接映象：主存中的每一塊只能被放置到Cache中唯一的一個地方。組相聯(lián)映象：主存中

19、的每一塊可以放置到Cache中唯一的一組中任何一個地方（Cache分成若干組，每組由若干塊構(gòu)成）。寫直達法：在執(zhí)行寫操作時，不僅把信息寫入Cache中相應的塊，而且也寫入下一級存儲器中相應的塊。寫回法：只把信息寫入Cache中相應塊，該塊只有被替換時，才被寫回主存。5.2 簡述“Cache主存”層次與“主存輔存”層次的區(qū)別。答： 存儲層次比較項目“Cache主存”層次“主存輔存”層次目的為了彌補主存速度的不足為了彌補主存容量的不足存儲管理的實現(xiàn)全部由專用硬件實現(xiàn)主要由軟件實現(xiàn)訪問速度的比值（第一級比第二級）幾比一幾萬比一典型的塊（頁）大小幾十個字節(jié)幾百到幾千個字節(jié)CPU對第二級的訪問方式可直接

20、訪問均通過第一級不命中時CPU是否切換不切換切換到其它進程5.3 降低Cache失效率有哪幾種方法？簡述其基本思想。答：常用的降低Cache失效率的方法有下面幾種：（1） 增加Cache塊大小。增加塊大小利用了程序的空間局部性。（2） 增加Cache的容量。（3） 提高相聯(lián)度，降低沖突失效。（4） 偽相聯(lián)Cache，降低沖突失效。當對偽相聯(lián)Cache進行訪問時，首先是按與直接映象相同的方式進行訪問。如果命中，則從相應的塊中取出所訪問的數(shù)據(jù)，送給CPU，訪問結(jié)束。如果不命中，就將索引字段的最高位取反，然后按照新索引去尋找“偽相聯(lián)組”中的對應塊。如果這一塊的標識匹配，則稱發(fā)生了“偽命中”。否則，就

21、訪問下一級存儲器。（5） 硬件預取技術。在處理器提出訪問請求前預取指令和數(shù)據(jù)。（6） 由編譯器控制的預取，硬件預取的替代方法，在編譯時加入預取的指令，在數(shù)據(jù)被用到之前發(fā)出預取請求。（7） 編譯器優(yōu)化，通過對軟件的優(yōu)化來降低失效率。（8） “犧牲”Cache。在Cache和其下一級存儲器的數(shù)據(jù)通路之間增設一個全相聯(lián)的小Cache，存放因沖突而被替換出去的那些塊。每當發(fā)生不命中時，在訪問下一級存儲器之前，先檢查“犧牲”Cache中是否含有所需的塊。如果有，就將該塊與Cache中某個塊做交換，把所需的塊從“犧牲”Cache 調(diào)入Cache。5.7 在“Cache主存”層次中，主存的更新算法有哪兩種？

22、它們各有什么特點？答：（1）寫直達法。易于實現(xiàn)，而且下一級存儲器中的數(shù)據(jù)總是最新的。（2）寫回法。速度快，“寫”操作能以Cache存儲器的速度進行。而且對于同一單元的多個寫最后只需一次寫回下一級存儲器，有些“寫”只到達Cache，不到達主存，因而所使用的存儲器頻帶較低。5.13 在偽相聯(lián)中，假設在直接映象位置沒有發(fā)現(xiàn)匹配，而在另一個位置才找到數(shù)據(jù)（偽命中）時，不對這兩個位置的數(shù)據(jù)進行交換。這時只需要1個額外的周期。假設失效開銷為50個時鐘周期，2KB直接映象Cache的失效率為9.8%，2路組相聯(lián)的失效率為7.6%；128KB直接映象Cache的失效率為1.0%，2路組相聯(lián)的失效率為0.7%。

23、（1） 推導出平均訪存時間的公式。（2） 利用（1）中得到的公式，對于2KBCache和128KBCache，計算偽相聯(lián)的平均訪存時間。解：不管作了何種改進，失效開銷相同。不管是否交換內(nèi)容，在同一“偽相聯(lián)”組中的兩塊都是用同一個索引得到的，因此失效率相同，即：失效率偽相聯(lián)失效率2路。偽相聯(lián)cache的命中時間等于直接映象cache的命中時間加上偽相聯(lián)查找過程中的命中時間*該命中所需的額外開銷。命中時間偽相聯(lián)命中時間1路偽命中率偽相聯(lián)1交換或不交換內(nèi)容，偽相聯(lián)的命中率都是由于在第一次失效時，將地址取反，再在第二次查找?guī)淼摹Ｒ虼?偽命中率偽相聯(lián)命中率2路命中率1路（1失效率2路）（1失效率1路）

24、失效率1路失效率2路。交換內(nèi)容需要增加偽相聯(lián)的額外開銷。平均訪存時間偽相聯(lián)命中時間1路（失效率1路失效率2路）1失效率2路失效開銷1路將題設中的數(shù)據(jù)帶入計算，得到：平均訪存時間2Kb=1+(0.098-0.076)*1+(0.076 *50 ) =4.822平均訪存時間128Kb=1+(0.010-0.007)*1+(0.007 *50 ) =1.353顯然是128KB的偽相聯(lián)Cache要快一些。第6章輸入輸出系統(tǒng)6.1 解釋以下術語響應時間：從用戶鍵入命令開始，到得到結(jié)果所花的時間?？煽啃裕褐赶到y(tǒng)從某個初始參考點開始一直連續(xù)提供服務的能力，它通常用平均無故障時間來衡量?？捎眯裕褐赶到y(tǒng)正常工作

25、的時間在連續(xù)兩次正常服務間隔時間中所占的比率?？尚判裕褐阜盏馁|(zhì)量，即在多大程度上可以合理地認為服務是可靠的。RAID：廉價磁盤冗余陣列或獨立磁盤冗余陣列。分離事務總線：將總線事務分成請求和應答兩部分。在請求和應答之間的空閑時間內(nèi)，總線可以供給其它的I/O使用。采用這種技術的總線稱為分離事務總線。通道：專門負責整個計算機系統(tǒng)輸入/輸出工作的專用處理機，能執(zhí)行有限的一組輸入輸出指令。通道流量：指一個通道在數(shù)據(jù)傳送期間，單位時間內(nèi)能夠傳送的數(shù)據(jù)量。虛擬DMA：它允許DMA設備直接使用虛擬地址，并在DMA傳送的過程中由硬件將虛擬地址轉(zhuǎn)換為物理地址。異步I/O：允許進程在發(fā)出I/O請求后繼續(xù)執(zhí)行，直到

26、該進程真正訪問這些數(shù)據(jù)而它們又尚未就緒時，才被掛起。6.2 假設一臺計算機的I/O處理時間占10%，當其CPU性能改進為原來的100倍，而I/O性能僅改進為原來的2倍時，系統(tǒng)總體性能會有什么樣的變化？解：6.10 在有Cache的計算機系統(tǒng)中，進行I/O操作時，會產(chǎn)生哪些數(shù)據(jù)不一致問題？如何克服？答：（1）存儲器中可能不是CPU產(chǎn)生的最新數(shù)據(jù) ，所以I/O系統(tǒng)從存儲器中取出來的是陳舊數(shù)據(jù)。（2）I/O系統(tǒng)與存儲器交換數(shù)據(jù)之后，在Cache中，被CPU使用的可能就會是陳舊數(shù)據(jù)。第一個問題可以用寫直達Cache解決。第二個問題操作系統(tǒng)可以保證I/O操作的數(shù)據(jù)不在cache中。如果不能，就作廢Cac

27、he中相應的數(shù)據(jù)。第7章 互連網(wǎng)絡7.1 解釋以下術語線路交換：在線路交換中，源結(jié)點和目的結(jié)點之間的物理通路在整個數(shù)據(jù)傳送期間一直保持連接?；ミB網(wǎng)絡：一種由開關元件按照一定的拓撲結(jié)構(gòu)和控制方式構(gòu)成的網(wǎng)絡，用來實現(xiàn)計算機系統(tǒng)中結(jié)點之間的相互連接。在拓撲上，互連網(wǎng)絡是輸入結(jié)點到輸出結(jié)點之間的一組互連或映象。對稱網(wǎng)絡：從任意結(jié)點來看，網(wǎng)絡的結(jié)構(gòu)都是相同的。7.2 試比較可用于動態(tài)互連的總線、交叉開關和多級互連網(wǎng)絡的硬件復雜度和帶寬。答：總線互連的復雜性最低，成本也是最低。其缺點是每臺處理機可用的帶寬較窄。交叉開關是最昂貴的，因為其硬件復雜性以n2上升，所以其成本最高。但是交叉開關的帶寬和尋徑性能最好

28、。當網(wǎng)絡的規(guī)模較小時，它是一種理想的選擇。多級互連網(wǎng)絡的復雜度和帶寬介于總線和交叉開關之間，是一種折中方案。其主要優(yōu)點是采用模塊化結(jié)構(gòu)，可擴展性較好。不過，其時延隨網(wǎng)絡級數(shù)的增加而上升。另外，由于其硬件復雜度比總線高很多，其成本也不低。第8章 多處理機8.1 解釋以下術語集中式共享多處理機：也稱為對稱式共享存儲器多處理SMP。它一般由幾十個處理器構(gòu)成，各處理器共享一個集中式的物理存儲器，這個主存相對于各處理器的關系是對稱的，多Cache一致性：多處理機中，當共享數(shù)據(jù)進入Cache，就可能出現(xiàn)多個處理器的Cache中都有同一存儲器塊的副本，要保證多個副本數(shù)據(jù)是一致的。監(jiān)聽協(xié)議：每個Cache除了包含物理存儲器中塊的數(shù)據(jù)拷貝之外，也保存著各個塊的共享狀態(tài)信息。Cache通常連在共享存儲器的總線上，各個Cache控制器通過監(jiān)聽總線來判斷它們是否有總線上請求的數(shù)據(jù)塊。8.3 什么是多處理機的一致性？給出解決一致性的監(jiān)聽協(xié)議和目錄協(xié)議的工作原理。答：（1） 對多個處理器維護一致性的協(xié)議稱為Cache一致性協(xié)議。 （2）目錄協(xié)議的工作原