3選1頻率選擇器

1、實驗二頻率選擇電路設計08電信1班林鴻輝28號實驗目的：1）進一步熟悉VHDL的層次化設計方法。2）熟悉FPGAJI腳鎖定方法。3）熟悉硬件下載與測試方法。實驗原理：a MUX21nAiulybisCsuoMUK21Ul1- outysi如圖所示。S為控制輸入端，假設當S0=1時，MUX21中a2有效，y輸出a2 端，否則輸出a3。以此類推，S1=1時，MUX31中y輸出a1。實驗內容1）用VHDL實現(xiàn)2X1數(shù)據選擇器，并生成可供調用的方塊圖文件library ieee;use ieee.std_logic_1164.all;en tity mux21 isport（a,b,s:IN STD_

2、LOGIC;y :OUT STD_LOGIC）;end mux21;ARCHITECTURE ss OF mux21 ISBEGINy = a WHEN s= 0 else b;END ss;2) 用例化語句實現(xiàn)下圖所示3X1頻率選擇電路library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_ un sig ned.all;en tity mux31 isport(a:IN Std_Logic_Vector(3Downto1);s:IN Std_Logic_Vector(1Downto0);y:out Std_Logic);end

3、 mux31;architecture ss of mux31 iscomp onent mux21port(a,b,s :IN STD_LOGIC; y :OUT STD_LOGIC);end comp onent;SIGNAL z: std_logic ;beginU0:mux21 PORT MAP (a(2),a(3),S(0),z);U1:mux21 PORT MAP (a(1), Z, s(1),Y); END ss;3) 仿真設計3X1頻率選擇電路的正確性2,13 n$Pcdrtef：15.25 ns4）根據圖中表示的引腳號進行引腳鎖定I Ul)匡I I-兇審Group*Ndoe

4、Nime亠*謝口41.30十4Ip芒 Pb Pd inFMari ndPinsAkec pn5： aljlIHawLou tenJtl BariVretGiaupiStandard1iTUlPIN.23日量一陰LmL CJetzult-22d百LiptJ!LfRL fdefa-ult)-a3Irpu：Z- -!L/riL zfefzult4 廠LEI 穗山Ult)!75）選擇實驗箱實驗模式選擇目標器件是EP1C6Q240C8，根據附錄圖選實驗電路模式5。6）接入相關信號驗證電路功能。用鍵1（PI00,引腳號為1）控制s0;用鍵2（PIO1，引腳號為2）控制si; a3、a2和al分別接 clo

5、ck5（引腳號為16）、clock0（引腳號為93）和clock2（引腳號為17）；輸出信號outy仍接揚聲 器spker（引腳號為129）。通過短路帽選擇 clock0 接256Hz信號，clock5接1024Hz, clock2 接8Hz信號。最后進行編譯、下載和硬件測試實驗（通過選擇鍵 1、鍵2，控制s0、s1， 可使揚聲器輸出不同音調）。S0S1Y1時鐘信號對應頻率（Hz）00a1Clock025601a2Clock2810a1Clock025611a3Clock51024四、實驗總結：這次3選1多路頻率選擇器的設計，一開始的時候 2選1選擇器定義比較簡 單，只用了 when-case語句就設計好了。但是后面的3選1元件例化語句中， 引腳的定義不太明了，導致思維有點混亂。還有在兩個選擇器中，b輸入端和y輸出端之間不知道如何連接起來，后來才知道要設一個中間變量，由于 沒有中間變量，導致引腳鎖定的時候 b1和y1沒有定義，雖然程序通過了， 但是下載到實驗板上的時候導致聲音頻率有誤，這也是個問題。我是按照書 上4位全加器的例子來做的，書上沒有中間變量，這跟這次的3