cmos反相器的電路設(shè)計及版圖課程設(shè)計

1、課程設(shè)計任務(wù)書課程設(shè)計任務(wù)書 學(xué)生姓名：學(xué)生姓名： 蔣建峰蔣建峰 專業(yè)班級：專業(yè)班級： 電子電子 1001 班班 指導(dǎo)教師：指導(dǎo)教師： 劉金根劉金根 工作單位：工作單位： 信息工程學(xué)院信息工程學(xué)院 題題 目目: cmos 反相器的電路設(shè)計及版圖設(shè)計反相器的電路設(shè)計及版圖設(shè)計 初始條件：初始條件： cadence orcad 和 l-edit 軟件 要求完成的主要任務(wù)要求完成的主要任務(wù): 1、課程設(shè)計工作量：2 周 2、技術(shù)要求： （1）學(xué)習(xí) orcad 和 l-edit 軟件。 （2）設(shè)計一個 cmos 反相器電路。 （3）利用 orcad 和 l-edit 軟件對該電路進(jìn)行系統(tǒng)設(shè)計、電路設(shè)

2、計和版圖設(shè)計，并進(jìn)行相應(yīng)的設(shè)計、模擬和仿真工作。 3、查閱至少 5 篇參考文獻(xiàn)。按武漢理工大學(xué)課程設(shè)計工作規(guī)范要求撰 寫設(shè)計報告書。全文用 a4 紙打印，圖紙應(yīng)符合繪圖規(guī)范。 時間安排：時間安排： 2013.11.22 布置課程設(shè)計任務(wù)、選題；講解課程設(shè)計具體實(shí)施計劃與課程 設(shè)計報告格式的要求；課程設(shè)計答疑事項(xiàng)。 2013.11.25-11.27 學(xué)習(xí) orcad 和 l-edit 軟件，查閱相關(guān)資料，復(fù)習(xí)所設(shè) 計內(nèi)容的基本理論知識。 2013.11.28-12.5 對 cmos 反相器電路進(jìn)行設(shè)計仿真工作，完成課設(shè)報告的 撰寫。 2013.12.6 提交課程設(shè)計報告，進(jìn)行答辯。 指導(dǎo)教師簽名

3、：指導(dǎo)教師簽名： 年年 月月 日日 系主任（或責(zé)任教師）簽名：系主任（或責(zé)任教師）簽名： 年年 月月 日日 目錄目錄 摘要摘要.3 緒論緒論.5 1 軟件介紹及電路原理軟件介紹及電路原理.6 1.1 軟件介紹軟件介紹.6 1.2 電路原理電路原理.6 2 原理圖繪制原理圖繪制 .8 3 電路仿真電路仿真.10 3.1 瞬態(tài)仿真瞬態(tài)仿真.10 3.2 直流仿真直流仿真.11 4 版圖設(shè)計及驗(yàn)證版圖設(shè)計及驗(yàn)證.12 4.1 繪制反相器版圖的前期設(shè)置繪制反相器版圖的前期設(shè)置.12 4.2 繪制反相器版圖繪制反相器版圖.13 4.3 drc 驗(yàn)證驗(yàn)證.15 結(jié)束語結(jié)束語 .17 參考文獻(xiàn)參考文獻(xiàn).18

4、 摘要摘要 cmos 技術(shù)自身的巨大發(fā)展?jié)摿κ?ic 高速持續(xù)發(fā)展的基礎(chǔ)。集成電路制造 水平發(fā)展到深亞微米工藝階段，cmos 的低功耗、高速度和高集成度得到了充 分的體現(xiàn)。本文將簡單的介紹基于 orcad 和 l-edit 的 cmos 反相器的電路 仿真和版圖設(shè)計，通過 cmos 反相器的電路設(shè)計及版圖設(shè)計過程，我們將了解 并熟悉集成電路 cad 的一種基本方法和操作過程。 關(guān)鍵詞：關(guān)鍵詞：cmos 反相器反相器 orcad l-edit 版圖設(shè)計版圖設(shè)計 abstract the huge development potential of cmos technology itself is

5、 the foundation of sustainable development of ic high speed. the manufacturing level of development of the integrated circuit to the deep sub micron technology, cmos low power consumption, high speed and high integration have been fully reflected. in this paper, the circuit simulation and layout des

6、ign of orcad and l- edit cmos inverter based on simple introduction, through the circuit design and layout design process of cmos inverter, we will understand and a basic method and operation process, familiar with ic cad. keywords: cmos inverter layout orcad l-edit 緒緒 論論 20 世紀(jì)是 ic 迅速發(fā)展的時代。計算機(jī)等信息產(chǎn)業(yè)的

7、飛速發(fā)展推動了集成電 路（integrated circuitic）產(chǎn)業(yè)。大多數(shù)超大規(guī)模集成電路 （very large scale icvlsi）在日常生活中有著廣泛的應(yīng)用。集成電路的應(yīng)用 已深入到科學(xué)，工業(yè)農(nóng)業(yè)，生活的每一個角落。集成電路的發(fā)展迅速，與科學(xué) 的進(jìn)步和社會的驅(qū)動密不可分。現(xiàn)在集成電路芯片的尺寸越來越小，時鐘速度 越來越快，電源電壓越來越低，布線層數(shù)越來越多。所以手工來完成這些工作 已經(jīng)不可能。就必須利用一款和幾款軟件，由多數(shù)人共同完成。 。而本文介紹的 cmos 反相器就是集成電路中一種最基本的電路結(jié)構(gòu)，我們將使用 orcad 軟 件畫出電路的原理圖，并完成功能仿真，使用 l

8、-edit 軟件畫出電路的版圖并 完成電氣性能驗(yàn)證。 門電路是構(gòu)成各種復(fù)雜數(shù)字電路的基本邏輯單元，掌握各種門電路的邏輯 功能和電氣特性，對于正確使用數(shù)字集成電路是十分必要的。mos 門電路：以 mos 管作為開關(guān)元件構(gòu)成的門電路。 mos 門電路，尤其是 cmos 門電路具有 制造工藝簡單、集成度高、抗干擾能力強(qiáng)、功耗低、價格便宜等優(yōu)點(diǎn)，得到了 十分迅速的發(fā)展。所謂 cmos (complementary mos)，是在集成電路設(shè)計中， 同時采用兩種 mos 器件：nmos 和 pmos，并通常配對出現(xiàn)的一種電路結(jié)構(gòu)。 cmos 電路及其技術(shù)已成為當(dāng)今集成電路,尤其是大規(guī)模電路、超大規(guī)模集成電

9、 路的主流技術(shù)。 反相器是數(shù)字電路中的一種基本功能模塊。將兩個串行反相器的輸出作為 一位寄存器的輸入就構(gòu)成了鎖存器。鎖存器、數(shù)據(jù)選擇器、譯碼器和狀態(tài)機(jī)等 精密數(shù)字符件都需要使用基本反相器。本文就將詳細(xì)講述 cmos 反相器的原理 圖設(shè)計功能仿真及版圖設(shè)計驗(yàn)證。 1. 軟件介紹及電路原理軟件介紹及電路原理 1.1 軟件介紹軟件介紹 orcad capture (以下以 capture 代稱)是一款基于 windows 操作環(huán)境下的 電路設(shè)計工具。 利用 capture 軟件，能夠?qū)崿F(xiàn)繪制電路原理圖以及為制作 pcb 和可編程的 邏輯設(shè)計提供連續(xù)性的仿真信息。orcad capture 作為行業(yè)標(biāo)

10、準(zhǔn)的 pcb 原理圖 輸入方式，是當(dāng)今世界最流行的原理圖輸入工具之一，具有簡單直觀的用戶設(shè) 計界面。orcad capture cis 具有功能強(qiáng)大的元件信息系統(tǒng)，可以在線和集中 管理元件數(shù)據(jù)庫，從而大幅提升電路設(shè)計的效率。orcad capture 提供了完整 的、可調(diào)整的原理圖設(shè)計方法，能夠有效應(yīng)用于 pcb 的設(shè)計創(chuàng)建、管理和重用。 將原理圖設(shè)計技術(shù)和 pcb 布局布線技術(shù)相結(jié)合，orcad 能夠幫助設(shè)計師從一 開始就抓住設(shè)計意圖。不管是用于設(shè)計模擬電路、復(fù)雜的 pcb、fpga 和 cpld、pcb 改版的原理圖修改，還是用于設(shè)計層次模塊，orcad capture 都能 為設(shè)計師提供

11、快速的設(shè)計輸入工具。此外，orcad capture 原理圖輸入技術(shù)讓 設(shè)計師可以隨時輸入、修改和檢驗(yàn) pcb 設(shè)計。 cadence orcad capture 是一款多功能的 pcb 原理圖輸入工具。 tanner 集成電路設(shè)計軟件是由 tanner research 公司開發(fā)的基于 windows 平臺的用于集成電路設(shè)計的工具軟件。該軟件功能十分強(qiáng)大，易學(xué)易用，包括 s-edit，t-spice，w-edit，l-edit 與 lvs，從電路設(shè)計、分析模擬到電路布局 一應(yīng)俱全。其中的 l-edit 版圖編輯器在國內(nèi)應(yīng)用廣泛，具有很高知名度。 l-edit pro 是 tanner eda

12、 軟件公司所出品的一個 ic 設(shè)計和驗(yàn)證的高性能軟件 系統(tǒng)模塊，具有高效率，交互式等特點(diǎn)，強(qiáng)大而且完善的功能包括從 ic 設(shè)計到 輸出，以及最后的加工服務(wù)，完全可以媲美百萬美元級的 ic 設(shè)計軟件。l-edit pro 包含 ic 設(shè)計編輯器(layout editor)、自動布線系統(tǒng)(standard cell place & route)、線上設(shè)計規(guī)則檢查器（drc） 、組件特性提取器（device extractor） 、設(shè) 計布局與電路 netlist 的比較器(lvs)、cmos library、marco library，這些模塊 組成了一個完整的 ic 設(shè)計與驗(yàn)證解決方案。l-e

13、dit pro 豐富完善的功能為每個 ic 設(shè)計者和生產(chǎn)商提供了快速、易用、精確的設(shè)計系統(tǒng)。 1.2 設(shè)計原理設(shè)計原理 cmos 結(jié)構(gòu)的主要優(yōu)點(diǎn)是電路的靜態(tài)功耗非常小，電路結(jié)構(gòu)簡單規(guī)則， 使得它可以用于大規(guī)模集成電路、超大規(guī)模集成電路。為了能在同一硅材料 (wafer)上制作兩種不同類型的 mos 器件，必須構(gòu)造兩種不同類型的襯底。在 p 型硅襯底上專門制作一塊 n 型區(qū)域(n 阱)，作為 pmos 的襯底。為防止源/漏 區(qū)與襯底出現(xiàn)正偏置，通常 p 型襯底應(yīng)接電路中最低的電位，n 型襯底應(yīng)接電 路中最高的電位。為保證電位接觸的良好，在接觸點(diǎn)采用重?fù)诫s結(jié)構(gòu)。 cmos 反相器是由一個 n 管和

14、一個 p 管組成的，p 管源極接 vdd，n 管源 極接 gnd，若輸入 in 為低電平，則 p 管導(dǎo)通，n 管截止，輸出 out 為高電平 d。若輸入 in 為高電平，則 n 管導(dǎo)通，p 管截止，輸出 out 為低電平。從而該 電路實(shí)現(xiàn)了非的邏輯運(yùn)算，構(gòu)成了 cmos 反相器。 當(dāng) ui=uih = vdd,vtn 導(dǎo)通,vtp 截止,uo =uol0v 當(dāng) ui= uil=0v 時,vtn 截止,vtp 導(dǎo)通,uo = uohvdd 還有就是 cmos 電路的優(yōu)點(diǎn): （1）微功耗。cmos 電路靜態(tài)電流很小，約為納安數(shù)量級。 （2）抗干擾能力很強(qiáng)。輸入噪聲容限可達(dá)到 vdd/2。 （3）電

15、源電壓范圍寬。多數(shù) cmos 電路可在 318v 的電源電壓范圍內(nèi)正常工 作。 （4）輸入阻抗高。 （5）負(fù)載能力強(qiáng)。cmos 電路可以帶 50 個同類門以上。 （6）邏輯擺幅大（低電平 0v，高電平 vdd ） 2.原理圖繪制原理圖繪制 (1) 瀏覽組件庫:s-edit 本身附有 4 個組件庫，它們分別是 在.tanners-editlibrary 目錄的 scmos.sdb, spice.sdb, pages .sdb 與 element.sdb 。若要引入這些組件庫中的模塊，可以選擇 module-symbol browser 命令，打 開 symbol browser 對話框，單擊 a

16、dd library 按鈕，可加入要使用的組件庫， 本范例中加入了 scmos, spice, pages 與 element 組件庫在 library 列表中。 (2) 從組件庫引用模塊:編輯反相器電路會利用到 nmos, pmos, vdd 與 gnd 這 4 個模塊，所以要從組件庫中復(fù)制 nmos, pmos, vdd 與 gnd 這 4 個模塊 到文件，并在 module0 中編輯畫面引用。 (3) 編輯反相器: 按住 alt 鍵拖動鼠標(biāo)，可移動各對象。注意，mosfet_n 與 mosfet_p 選項(xiàng)分別有 4 個節(jié)點(diǎn)，vdd 與 gnd 選項(xiàng)分別有一個節(jié)點(diǎn)。將 4 個 對象擺放到恰

17、當(dāng)位置用導(dǎo)線連接，若在兩對象相連接處，各節(jié)點(diǎn)上小圓圈消失 即代表連接成功。 (4) 加入聯(lián)機(jī): 將 4 個對象排列好后再利用左邊的聯(lián)機(jī)按鈕，完成各端點(diǎn)的信 號連接，注意控制鼠標(biāo)鍵可將聯(lián)機(jī)轉(zhuǎn)向，按鼠標(biāo)右鍵可終止聯(lián)機(jī)。 (5) 加入輸入端口與輸出端口: 利用 s-edit 提供的輸入端口按鈕與輸出端口按 鈕，標(biāo)明此反相器的輸入輸出信號的位置與名稱。再選擇輸出端口按鈕，到工 作區(qū)用鼠標(biāo)左鍵選擇要連的端點(diǎn)，若輸入端口或輸出端口未與所要連接的端點(diǎn) 相接，則可利用移動功能將 in 輸入端口移至反相器輸入端，將 out 輸出端口 接至反相器輸出端。 (6) 加入工作電源：選取直流電壓源 source_v_d

18、c 作為此電路的工作電壓源 七、 直流電壓源 source _v_dc 符號有正(+)端與負(fù)(一)端。source _v_dc 符號的正(+) 端接 vdd, 將直流電壓源 source _v_dc 符號的負(fù)(-)端接 gnd，兩個全域符號 vdd 及兩個 gnd 符號分開放置，所得電路圖如下： 3 電路仿真電路仿真 3.13.1 電路瞬態(tài)仿真電路瞬態(tài)仿真 點(diǎn)擊 run pspice 按鈕，出現(xiàn)仿真界面如圖。 添加一個波形顯示窗口 添加縱坐標(biāo)即可顯示仿真波形 仿真結(jié)果如圖 3.23.2 直流仿真直流仿真 直流仿真過程與前面類似 仿真結(jié)果如圖 4 版圖設(shè)計版圖設(shè)計及驗(yàn)證及驗(yàn)證 4.14.1 繪制

19、反相器版圖繪制反相器版圖的前期設(shè)置的前期設(shè)置 打開 l-edit 程序，并將新文件另存以合適的文件名存儲在一定的文件夾下： 在自己的計算機(jī)上一定的位置處打開 l-edit 程序，此時 l-edit 自動將工作文件命 名為 layout1.sdb 并顯示在窗口的標(biāo)題欄上。而在本例中則在 l-edit 文件夾中建 立“inv”文件夾，并將新文件以文件名“inv”存與此文件夾中。如圖所示。 選擇 file-replace setup 命令，在彈出的對話框中單擊瀏覽按鈕，按照路徑. .samplessprexample1lights.tdb 找到“l(fā)ights.tdb”文件，單擊 ok 即可。此時 可

20、將 lights.tdb 文件的設(shè)定選擇性的應(yīng)用到目前編輯的文件中。 l-edit 編輯方式是以組件（cell）為單位而不是以文件為單位，一個文件中 可以包含多個組件，而每一個組件則表示一種說明或者一種電路版圖。每次打 開一個新文件時便自動打開一個組件并命名為“cell0” ；也可以重命名組件名。 方法是選擇 cell-rename 命令，在彈出的對話框中的 rename cell as 文本框中 輸入符合實(shí)際電路的名稱，如本設(shè)計中采用組件名“inv” 即可,之后單擊 ok 按鈕。如圖所示。 繪制布局圖必須要有確實(shí)的大小，因此要繪圖前先要確認(rèn)或設(shè)定坐標(biāo)與實(shí) 際長度的關(guān)系。選擇 setup-de

21、sign 命令，打開 set design 對話框，在 technology 選項(xiàng)卡中出現(xiàn)使用技術(shù)的名稱、單位與設(shè)定。本設(shè)計中的技術(shù)單位 是 lambda。而 lambda 單位與內(nèi)部單位 internal unit 的關(guān)系可在 technology setup 選項(xiàng)組中設(shè)定。此次設(shè)計設(shè)定 1 個 lambda 為 1000 個 internal unit，也設(shè) 定 1 個 lambda 等于 1 個 micron。 接著選擇 grid 選項(xiàng)卡，其中包括使用格點(diǎn)顯示設(shè)定、鼠標(biāo)停格設(shè)定與坐標(biāo) 單位設(shè)定。此次設(shè)計設(shè)定 1 個顯示的格點(diǎn)等于 1 個坐標(biāo)單元，設(shè)定當(dāng)格點(diǎn)距離 小于 8 個像素時不顯示；

22、設(shè)定鼠標(biāo)光標(biāo)顯示為 smooth 類型，設(shè)定鼠標(biāo)鎖定的 格點(diǎn)為 0.5 個坐標(biāo)單位；設(shè)定 1 個坐標(biāo)單位為 1000 個內(nèi)部單位。 4.24.2 繪制反相器繪制反相器 4.2.1 編輯 pmos 按照 n well 層、p select 層、active 層、ploy 層、mental1 層、active contact 層的流程編輯 pmos 組件7。其中，n well 層寬為 24 個格點(diǎn)、高為 15 個格點(diǎn)，p select 層寬為 18 個格點(diǎn)、高為 10 個格點(diǎn)，active 層寬為 14 個格點(diǎn)、 高為 5 個格點(diǎn)，ploy 層寬為 2 個格點(diǎn)、高為 20 個格點(diǎn)，mental1

23、層寬為 4 個格 點(diǎn)、高為 4 個格點(diǎn)，active contact 層寬為 2 個格點(diǎn)、高為 2 個格點(diǎn)。在設(shè)計各 個圖層時，一定要配合設(shè)計規(guī)則檢查（drc） ，參照設(shè)計規(guī)則反復(fù)修改對象。這 樣才可以高效的設(shè)計出符合規(guī)則的版圖。pmos 組件的編輯結(jié)果如圖所示。 pmos 組件結(jié)果圖 4.2.2 編輯 nmos 按照 n select 層、active 層、ploy 層、mental1 層、active contact 層的流程 編輯 nmos 組件8。其中，n select 層寬為 18 個格點(diǎn)、高為 9 個格點(diǎn)，active 層寬為 14 個格點(diǎn)、高為 5 個格點(diǎn)，ploy 層寬為 2 個格點(diǎn)、高為 9 個格點(diǎn)， mental1 層寬為 4 個格點(diǎn)、高為 4 個格點(diǎn)，active contact 層寬為 2 個格點(diǎn)、高 為 2 個格點(diǎn)。nmos 組件的編輯結(jié)果如圖所示。 nmos 組件結(jié)果圖 4.2.3 其他部分 由于 l-edit 軟件默認(rèn)是使用 p 型襯底，所以要在 p 管加上 n 阱做襯底。兩個 管子?xùn)艠O相連打孔并外接出去連接輸入端 in，源漏相連外接至 out。我的最終的 版圖文件如圖 4.34.3 drcdrc 驗(yàn)證驗(yàn)證 點(diǎn)擊 to