CMOS集成電路電阻的應用探析.

1、CMO集成電路電阻的應用探析 09-12-31 10:15:00 編輯： studa090420作者：劉海生 欒殿政 董 啟海 摘要：在集成電路的設計中，電阻器不是主要的器件，卻是必不可少的。如果 設計不當，會對整個電路有很大的影響，并且會使芯片的面積很大，從而增加 成本。電阻在集成電路中有極其重要的作用。他直接關系到芯片的性能與面積 及其成本。討論了集成電路設計中多晶硅條電阻、 MO管電阻和電容電阻等3 種電阻器的實現(xiàn)方法。關鍵詞：集成電路 電阻 開關電容 CMOS目前，在設計中使用的主要有3種電阻器：多晶硅、MO管 以及電容電阻。在設計中，要根據(jù)需要靈活運用這 3種電阻，使芯片的設計達 到

2、最優(yōu)。1 CMO集成電路的性能及特點1.1功耗低 CMO集成電路采用場效應管，且都是互補結(jié) 構，工作時兩個串聯(lián)的場效應管總是處于一個管導通，另一個管截止的狀態(tài)， 電路靜態(tài)功耗理論上為零。實際上，由于存在漏電流，CMO電路尚有微量靜態(tài)功耗。單個門電路的功耗典型值僅為 20mWV動態(tài)功耗（在1MHz工作頻率時） 也僅為幾 mW。1.2 工作電壓范圍寬 CMO集成電路供電簡單，供電電源 體積小，基本上不需穩(wěn)壓。國產(chǎn) CC4000系列的集成電路，可在318 V電壓下正 常工作。1.3 邏輯擺幅大 CMO集成電路的邏輯高電平“ 1”、邏輯 低電平“ 0”分別接近于電源高電位 VDD及電影低電位VSS當V

3、DD=15V VSS=0V寸，輸出邏輯擺幅近似15V。因此，CMO集成電路的電壓電壓利用系數(shù) 在各類集成電路中指標是較高的。1.4 抗干擾能力強 CMO集成電路的電壓噪聲容限的典型 值為電源電壓的 45%，保證值為電源電壓的 30%。隨著電源電壓的增加，噪聲容 限電壓的絕對值將成比例增加。對于 VDD=15V勺供電電壓（當VSS=0V寸），電 路將有7V左右的噪聲容限。1.5 輸入阻抗高 CMO集成電路的輸入端一般都是由保護 二極管和串聯(lián)電阻構成的保護網(wǎng)絡，故比一般場效應管的輸入電阻稍小，但在 正常工作電壓范圍內(nèi)，這些保護二極管均處于反向偏置狀態(tài)，直流輸入阻抗取 決于這些二極管的泄露電流，通常

4、情況下，等效輸入阻抗高達 103T011Q，因 此CMO集成電路幾乎不消耗驅(qū)動電路的功率。1.6 溫度穩(wěn)定性能好 由于CMO集成電路的功耗很低，內(nèi)部發(fā)熱量少，而且，CMO電路線路結(jié)構和電氣參數(shù)都具有對稱性，在溫度環(huán)境 發(fā)生變化時，某些參數(shù)能起到自動補償作用，因而 CMOS!成電路的溫度特性非 常好。一般陶瓷金屬封裝的電路，工作溫度為 -55 +125C ;塑料封裝的電路工作溫度范圍為-45 +85C。1.7 扇出能力強 扇出能力是用電路輸出端所能帶動的輸入 端數(shù)來表示的。由于CMO集成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當CMO集成電路用來驅(qū)動同類型，如不考慮速度，一

5、般 可以驅(qū)動 50 個以上的輸入端。2 CMO集成電路電阻的應用2.1 多晶硅電阻 集成電路中的單片電阻器距離理想電阻 都比較遠，在標準的MOST藝中，最理想的無源電阻器是多晶硅條。式中：P為電阻率；t為薄板厚度；RO =( p /t)為薄層電阻 率，單位為Q/ ; L/W為長寬比。由于常用的薄層電阻很小，通常多晶硅最大 的電阻率為100 Q/ ，而設計規(guī)則又確定了多晶硅條寬度的最小值，因此高 值的電阻需要很大的尺寸，由于芯片面積的限制，實際上是很難實現(xiàn)的。當然 也可以用擴散條來做薄層電阻，但是由于工藝的不穩(wěn)定性，通常很容易受溫度 和電壓的影響，很難精確控制其絕對數(shù)值。寄生效果也十分明顯。無論

6、多晶硅 還是擴散層，他們的電阻的變化范圍都很大，與注入材料中的雜質(zhì)濃度有關。 不 容易計算準確值。由于上述原因，在集成電路中經(jīng)常使用有源電阻 器。 09-12-31 10:15:00 編輯： studa0904202 MOSS電阻MO管為三端器件，適當連接這三個端， MOST就變成兩端的 有源電阻。這種電阻器主要原理 是利用晶體管在一定偏置下的等效電阻?？?以代替多晶硅或擴散電阻，以提供直流電壓降，或在小范圍內(nèi)呈線性的小信號 交流電阻。在大多數(shù)的情況下，獲得小信號電阻所需要的面積比直線性重要得 多。一個MO囁件就是一個模擬電阻，與等價的多晶硅或跨三電阻相比，其尺 寸要小得多。簡單地把n溝道或p

7、溝道增強性MOST的柵極接到漏極上就得到 了類似MOS晶體管的有源電阻。對于n溝道器件，應該盡可能地把源極接到最 負的電源電壓上，這樣可以消除襯底的影響。同樣p溝道器件源極應該接到最正的電源電壓上。此時，VGS=VDS如圖1 (a)，(b)所示。圖1 (a)的MO關體 管偏置在線性區(qū)工作，圖2所示為有源電阻跨導曲線ID-VG S的大信號特性。 這一曲線對n溝道、p溝道增強型器件都適用?？梢钥闯?，電阻為非線性的。 但是在實際中，由于信號擺動的幅度很小，所以實際上這種電阻可以很好地工 作。其中：K =卩0C0X可以看出，如果 VDSv(VGS-VT,)則ID與VDS之間關 系為直線性(假定VGS與

8、VDS無關，由此產(chǎn)生一個等效電阻 R=KL/Vy K=1/卩0C0X( VGS-VT ，卩0為載流子的表面遷移率，C0X為柵溝電容密度；K 值通常在10003000Q / 。實驗證明，在 VDS0.5(VGS-VT時，近似情況是 十分良好的。圖 1(c)， (d) 雖然可以改進電阻率的線性，但是犧牲了面積增加 了復雜度。在設計中有時要用到交流電阻，這時其直流電流應為零。圖1 所示的有源電阻不能滿足此條 件，因為這時要求其阻值為無窮大。顯然這 是不可能的。這時可以利用 MOSS的開關特性來實現(xiàn)。3 電容電阻 交流電阻還可以采用開關和電容器來實現(xiàn)。經(jīng)驗表明，如果 時鐘頻率足夠高，開關和電容的組合就可以當作電阻來使用。其阻值取決于時 鐘頻率和電容值。在特定的條件下，按照采樣系統(tǒng)理論，在周期內(nèi)的變化可忽 略不計。在面積很小的硅片上得到很大的電阻。例如，設電容器為多晶硅多晶硅型，時 鐘頻率100 kHz,要求實現(xiàn)1 MQ的電阻，求其面積。根據(jù)式（3）可知電容為10 pF。假設單位面積的電容為0.2 pF/mil2,則面積為50mil2。如果用多晶 硅，取最大可能值100Q,并取其最小寬度，那么需要 900mil2。當然在開關電 容電阻中除了電容面積外還需要兩個面積極小的MOS管做開關?？梢钥闯?/p>