計算機組成與結構試題及答案

1、精選文庫 （0013）計算機組成原理復習思考題 1. 2. 3. 4. 5. 6. 7. 、單項選擇題 下列（）屬于應用軟件。 操作系統編譯系統 計算機的字長決定了（ 指令直接尋址能力 計算機的運算速度 主板上高速緩沖存儲器 CACHE是設在 主存與CPU之間 接口板上 進位計數制中的最大數是指（ 一個數允許使用的最大數碼 一個固定的常數值 相聯存貯器是按（ 地址方式 連接程序文本處理 計算機的運算精度 計算機的高低檔次 ）。 主存與外存之間 CPU內部 一個數位允許使用的數碼個數 數碼在數據中的不同位置 ）進行尋址的存貯器。 堆棧方式 內容指定方式 地址方式與堆棧方式 總線中地址線的作用是（

2、 用于選擇存儲器單元 用于選擇存儲器單元及用于選擇進行信息傳輸的設備 某計算機字長 32位，其存儲容量為128KB，若按字編址， 064K 016K 08K 基址尋址方式中，操作數的有效地址等于（ 用于選擇進行信息傳輸的設備 地址信號 那么它的尋址范圍是（ 032K 堆棧指示器內容加上位移量 程序計數器內容加上位移量 基值寄存器內容加上位移量 變址寄存器內容加上位移量 目前大多數集成電路生產中，所采用的基本材料為（ 單晶硅 10. CRT的分辨率為 256KB 9. 非晶硅銻化鉬 1024 X 1024像素，像素顏色數為 512KB2MB ）。 硫化鎘 512,則刷新存儲器容量是（ 1MB 2

3、3 ）。 ALU部件 多路開關 11. CPU內由許多部件組成，其核心部件是（ 累加寄存器 算術運算部件 ）尋址。 寄存器間接 12. 用某個寄存器中操作數的尋址方式稱為（ 直接 間接 寄存器直接 13. 二級高速緩沖存儲器 CACHE是設在（）。 主存與CPU之間主存與外存之間 接口板上CPU內部 14. 主-輔存儲器的目的是（）。 擴大主存儲器的容量 CPU通用寄存器數量 解決CPU和主存之間的速度匹配問題 擴大CPU中通用寄存器的數量 既擴大主存儲容量又擴大 15. 在機器數（）中，零的表示形式是唯一的。 原碼 補碼 移碼 反碼 16. 為了便于實現多級中斷，保存現場信息最有效的辦法是采

4、用（ 通用寄存器堆棧 存儲器 外存 17. DMA專送是實現（）之間信息高速傳送的一種方式。 內存與內存 CPU與I /0接口電路 內存與外設 CPU與內存 18. 磁盤轉速提高一倍，則（）。 平均等待時間縮小一半 影響查道時間 19. 用補碼表示的定點小數，其表示范圍為（ 其存取速度也提高一倍 存取速度不變 ）。 -K XW 1-1 XW 1 -1 X 1-K X -1/2 成立。 B、x1必須為1, D、x1必須為0, A、 BCD 碼 4、在下列機器數 A、原碼 D、 ASC n 碼 B、補碼 5、設X :# =1.x1x2x3x4,當滿足 A、x1必須為1 , x2x3x4至少有一個為

5、 C、x1必須為0, x2x3x4至少有一個為 C、 時, 1 1 原碼和反碼 x2x3x4任意 x2x3x4 任意 6、假定下列字符碼中有奇偶校驗位，但沒有數據錯誤，采用偶校驗的字符碼是 A、 11001011 7、在CPU中，跟蹤后繼指令地址的寄存器是 A、指令寄存器B、程序計數器 8、EPROM 是指 A、讀寫存儲器 C、可編程的只讀存儲器 9、堆棧尋址方式中，設 A為累加器， 作的動作順序是(A)7 MSP, (SP) A、(MSP) 7A , (SP)+1 7 SP B、 11010110C、 11000001 O C、地址寄存器 D、 11001001 D、狀態(tài)條件寄存器 B、只讀

6、存儲器 D、光擦除可編程的只讀存儲器 SP為堆棧指示器，MSP為SP指示的棧頂單元。如果進棧操 17 SPo那么出棧操作的動作順序應為 B、(MSP) 7A , (SP) 17 SP C、 10、 (SP1)7 SP, (MSP)7AD、 (SP)+1 7 SP, (MSP) 7 A 下面尾數(1位符號位)的表示中，不是規(guī)格化的尾數的是 010011101 (原碼) 010111111 (補碼) A、 C、 11、在主存和CPU之間增加 A、增加內存容量 C、解決CPU和主存之間的速度匹配問題 12、CPU主要包括 A、控制器 C、運算器和主存 13、設變址寄存器為 為 B、110011110

7、 (原碼) D、110111001 (補碼) cache存儲器的目的是。 B、提高內存可靠性 D、增加內存容量，同時加快存取速度 O B、控制器、運算器、cache D、控制器、ALU和主存 X，形式地址為 D, (X )表示寄存器 X的內容，變址尋址方式的有效地址 A、EA=(X)+D B、EA=(X)+(D) C、EA=(X)+D) 14、 信息只用一條傳輸線，且采用脈沖傳輸的方式稱為 A、串行傳輸B、并行傳輸C、并串行傳輸 15、 下述I/O控制方式中，主要由程序實現的是。 A、PPU(外圍處理機)方式B、中斷方式C、DMA方式 D、通道方式 16、系統總線中地址線的功能是 A、用于選擇

8、主存單元地址 D、EA=(X)+(D) O 分時傳輸 O B、用于選擇進行信息傳輸的設備 C、用于選擇外存地址D、用于指定主存和I/O設備接口電路的地址 17、 CRT的分辨率額為1024 X 1024,顏色深度為8位，則刷新存儲器的存儲容量是 A、2MBB、1MBC、8MBD、1024B 18、 設寄存器位數為 8位，機器數采用補碼形式（含一位符號位）。對應于十進制數-27 , 寄存器內為 C、E5HD、5AH 存儲。 A、27HB、9BH 19、根據國標規(guī)定，每個漢字在計算機內占用 A、一個字節(jié)B、二個字節(jié)C、三個字節(jié)D、四個字節(jié) 20、某一 SRAM芯片，其容量為 512 X 8位，考慮

9、電源端和接地端，該芯片引出線的最小數目應 為 A、23B、25 C、50 D、19 二、填空題：（每空1分，共20分） 設 X= 0.1011，則X補為 漢字的、 數控機床是計算機在 計算機軟件一般分為 RISC的中文含義是 1、 2、 3、 4、 5、 6、 7、 O 是計算機用于漢字輸入、內部處理、輸出三種不同用途的編碼。 方面的應用，郵局把信件自動分揀是在計算機方面的應用。 和兩大類。 ；CISC的中文含義是 對動態(tài)存儲器的刷新有兩種方式，它們是和。 機器字長16位，表示浮點數時，階碼 6位（階符1位），尾數10位（數符1位），則浮點補碼 表示時，最大浮點數是，絕對值最小的非 0的正數是

10、 8、在存儲系統的 Cache與主存層次結構中，常會發(fā)生數據替換問題，此時我們較常使用的替換算 法有和等。 9、 一條指令實際上包括兩種信息即和 10、按照總線仲裁電路的位置不同，可分為 O 仲裁和 仲裁。 三、簡答題：（每題5分，共15分） 1、CPU中有哪些主要寄存器？簡述這些寄存器的功能。 2、RISC機器具有什么優(yōu)點，試簡單論述。 3、計算機存儲系統分那幾個層次？每一層次主要采用什么存儲介質？其存儲容量和存取速度的相 對值如何變化？ 四、綜合題：（共45分） 1、求十進制數一123的原碼表示，反碼表示，補碼表示和移碼表示（用 位為符號位，真值為 7位）。（本題8分） 2、 基址寄存器的

11、內容為 3000H，變址寄存器的內容為 02B0H，指令的地址碼為 002BH，程序計數 器（存放當前正在執(zhí)行的指令的地址）的內容為4500H，且存儲器內存放的內容如下： 8位二進制表示，并設最高 地址 內容 002BH 3500H 302BH 3500H 32B0H 5600H 32DBH 2800H 3500H 2600H 452BH （1 ）、 （2 ）、 （3 ）、 （4 ）、 （5 ）、 2500H 若采用基址尋址方式，則取出的操作數是什么？ 若采用變址尋址（考慮基址）方式，取出的操作數是什么？ 若采用立即尋址方式，取出的操作數是什么？ 若采用存儲器間接尋址（不考慮基址）方式，取出的

12、操作數是什么？ 若相對尋址用于轉移指令，則轉移地址是多少？（本題10分） 3、現有SRAM 的芯片？（ 2 ）、 芯片容量為2K X 4位，試用此芯片組成 8K X 8位的存儲器， 要訪問此存儲器至少需要多少條地址線？其中片內尋址需幾條？（本題 卄歪要多少這樣 6分） 4、某雙面磁盤， 容量。（本題6分） 5、設浮點數 x=2011 X 0.101100, y=2010 X （ 0.011010） （1、計算x+y ;（階碼與尾數均用補碼運算）。 （2、計算x X y ；（階碼用補碼運算，尾數用原碼一位乘） 自測試卷A參考答案 一、填空題（每空1分，共15分） 分開計算，相乘兩數符號位的異或值

13、。 匹配CPU和主存之間的速度 超大規(guī)模集成電路，精簡指令系統計算機，直接存儲器存取 地址總線，數據總線，讀寫控制線 每面有 220道，已知磁盤轉速 r = 3000轉/分。數據傳輸率為 175000B/S。求磁盤總 。（本題15分） 1、 4、 5、 6、 2、移，補 7、存儲器 3、水平，垂直 （訪問） ，動態(tài)隨機讀寫存儲器。 二、單項選擇題（每題 2分，共40分） 6、b 7、b8、c 16、d17、d18、c 9、d 10、c 19、 a 20、 d I、b2、c3、c4、a5、d II、b12、b13、d14、c15、a 三、簡答題（每題 5分，共10分） 1、映像方式有直接映像，全

14、相聯映像，組相聯映像三種。直接映像是每個主存塊只能放到一個唯 一對應的Cache塊中，實現簡單但 Cache利用率低；全相聯映像是每個主存塊可以放到任何一個 Cache塊中，最靈活但實現的成本代價最大；組相聯映像時每個主存塊唯一對應一個cache組，但 可放到組內任何一個塊中，是前兩種方式的折中。 2、DRAM存儲器采用電容存放信息，由于電容漏電，保存信息經過一段時間會丟失，故用刷新保 證信息不丟失。常用的刷新方法有集中式刷新和分布式刷新。 四、綜合題（共35分） 1、（本題7分） （1 ）、操作控制字段18位，判別測試字段 3位，控存容量是128 X 28; （2）、共16條指令，需112條

15、微指令，控存合適，能滿足需要。 2、（本題共12分） （1 ）、X和丫的表示為： X 階碼：1111 尾數：01011 Y 階碼：0010 尾數：10101 （2）、對階：Ex Ey=11.101保留Ey, X尾數右移 、規(guī)格化：已經是 、舍入：尾數：11.0110、 尾數 10110 值：一0.1010 X 22 3、（本題共16分）（1）共需32個芯片，刷新信號周期約為 字塊標記6位，組地址7位，塊內地址3位。地址 況大致如圖： 自測試卷B參考答案 3位。、尾數加：得：11.0110011 判溢出：無溢出，故結果為：階碼0010 15.6卩S,刷新行地址7位；（2）主存 （3）連接情 32

16、80H 在 Cache 的 50H 組內。 、單項選擇題: I、 D2、A II、C 12、 二、填空題： （每題 3、D 13、A 1分，共 4、B 14、A 20分) 5、A6、D 15、 B 16、 D 7、B8、D 9、D 10、 17、C 18、C 19、B 20、 B （每空1分，共20分） 2、輸入碼，機內碼，字形碼 應用軟件 10101 系統軟件， 集中式刷新，分布式刷新 先進先出算法（FIFO）, 操作碼，地址碼 三、簡答題：（每題5分，共15分） 1、CPU有以下寄存器：指令寄存器（IR）:用來保存當前正在執(zhí)行的一條指令。程序計數器（PC）: 用來確定下一條指令的地址。地址

17、寄存器（AR ）：用來保存當前 CPU所訪問的內存單元的地址。 緩沖寄存器（DR）： 作為CPU和內存、外部設備之間信息傳送的中轉站。補償CPU和內 存、外圍設備之間在操作速度上的差別。在單累加器結構的運算器中，緩沖寄存器還可兼作為 操作數寄存器。通用寄存器（AC ）：當運算器的算術邏輯單元（ ALU ）執(zhí)行全部算術和邏輯運算 時，為ALU提供一個工作區(qū)。狀態(tài)條件寄存器（PSW）:保存由算術指令和邏輯指令運行或測試 的結果建立的各種條件碼內容。除此之外，還保存中斷和系統工作狀態(tài)等信息，以便使 統能及時了解機器運行狀態(tài)和程序運行狀態(tài)。 1、 4、 6、 & 9、 3、自動控制，人工智能 5、精簡

18、指令系統計算機，復雜指令系統計算機 7、（1 2 9） 近期最少使用算法（ 10、集中式， X 231、241、 LRU ), 分布式 CPU和系 2、RISC是精簡指令系統計算機，它有以下特點：選取使用頻率最高的一些簡單指令, 用但不復雜的指令。指令長度固定，指令格式種類少，尋址方式種類少。只有取數 問存儲器，其余指令的操作都在寄存器之間進行。 通用寄存器數量相當多。以硬布線控制為主， 特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時間。 3、分為高速Cache主存輔存三級層次結構，容量從小到大，速度從高到低。 存儲介質：Cache SRAM 主存DRAM 輔存磁表面存儲器 四、綜合題：（共45分）

19、1、（本題8分） 原碼：11111011 2、（本題10分） （1）、 3500H 以及很有 /存數指令訪 大部分指令在一個機器周期內完成。CPU中 不用或少用微指令碼控制。一般用高級語言編程， 反碼：10000100 補碼：10000101 移碼：00000101 (2)、 2800H 3、（本題6分）（1 ）、8片 4、（本題6分）解： 因為 所以 N = Dr/r = (3)、002BH (2)、13 條，11 條， Dr = r X N r = 3000 轉 /分 (4 )、 2600H =50 轉 /秒 (175000B/S)/ (50/S) = 3500B (5)、452BH 磁盤

20、總容量 =3500B X 220X 2 = 1540000B=1.54MB 5、（本題15分） （1）階碼：11010尾數 ：11000000（均為補碼） （2）階碼：11010 （補碼）尾數：11100100 （原碼）（計算過程略） 杭州電子科技大學 2005年攻讀碩士學位研究生入學考試計算機組成原理試卷 一、選擇題：（32分，每題2分） 完整的計算機系統應包括 運算器、存儲器、 主機和實用程序 CPU是指 運算器、存儲器、 運算器和控制器 Pentium 是 16 1、 A、 C、 2、 A、 C、 3、 A、 控制器 o 控制器 位微處理器。 B、32 B、外設和主機 D、配套的硬件設備

21、和軟件系統 B、控制器 D、運算器、控制器和主存 D、64 C、48 3,正確的表示形式是 用5位的補碼機器數來表示十進制數- 10011 5、計算機系統中，使用總線來傳送信息，完整的一組總線通常包括 A、數據總線、地址總線、控制總線 C、接口總線、系統總線 6、在浮點數編碼表示中，機器數由 A、階碼B、符號 4、 B、 11101 C、 11100 構成, C、尾數 7、算術/邏輯運算單元74181ALU可完成 A、16種算術運算功能 C、16種算術運算功能和16種邏輯運算功能 8、在定點二進制運算器中，減法運算一般通過 A、原碼運算的二進制減法器 C、原碼運算的十進制加法器 D、 0110

22、1 o B、數據總線、地址總線 D、底板總線、CPU總線 是隱含規(guī)定的。 D、基數E、階碼和尾數 B、16種邏輯運算功能 D、4位乘法運算和除法運算功能 來實現。 補碼運算的二進制減法器 補碼運算的二進制加法器 9、若浮點數用補碼表示，則判斷運算結果是否為規(guī)格化數的方法是 A、階符與數符相同為規(guī)格化數 B、階符與數符相異為規(guī)格化數 C、數符與尾數小數點后第一位數字相異為規(guī)格化數 D、數符與尾數小數點后第一位數字相同為規(guī)格化數 10、 交叉存儲器實質上是一種存儲器，它能 A、模塊式，并行，多個B、模塊式， C、整體式，并行，一個D、整體式， 11、主存儲器和 CPU之間增加cache的目的是 A

23、、解決CPU和主存之間的速度匹配問題 B、擴大主存儲器容量 C、擴大CPU中通用寄存器的數量 D、既擴大主存儲器容量，又擴大 CPU中通用寄存器的數量 12、微程序控制器中，機器指令與微指令的關系是 執(zhí)行獨立的讀寫操作。 串行，多個 串行，多個 精選文庫 A、每一條機器指令由一條微指令來執(zhí)行 B、每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行 C、每一條機器指令組成的程序可由一條微指令來執(zhí)行 D、一條微指令由若干條機器指令組成 13、假定下列字符碼中有奇偶校驗位，但沒有數據錯誤，采用奇校驗的字符碼是 A、 11000011 B、 11000001 C、 01000010 D、 1100101

24、1 ）。 29 14、 存儲周期是指。 B、主存中寫入一個單元的時間 D、主存中訪問一個存儲單元的平均時間 A、主存中讀取一個單元的時間 C、連續(xù)兩次訪問主存單元的最短時間間隔 15、虛擬存儲器可以實現 A、提高主存儲器的存取速度 B、擴大主存儲器的可用存儲空間，并能進行自動管理和調度 C、提高外存儲器的存取速度 D、擴大外存儲器的存儲空間 16、 常用的虛擬存儲系統由兩級存儲器組成。 A、主存-輔存B、Cache-主存C、Cache-輔存D、通用寄存器-主存 二、計算題：（16分，每題8分） 1、已知X=0.1011 , Y= 0.0101，使用變形補碼（雙符號補碼）求 X+Y補和X Y補，

25、并指出運 算結果有否溢出。 2、選用32K X 8位的SRAM芯片構成128K X 16位的主存儲器，問： （1）CPU的數據寄存器需要多少位？ （2）CPU的地址寄存器需要多少位？ （3）共需要多少片 SRAM芯片？ 三、問答題：（36分，每題6分） 1、 2、 3、 4、 按馮？諾依曼計算機體系結構的基本思想設計的計算機硬件系統包括什么？ 簡述SRAM和DRAM的區(qū)別？ 控制器按其結構可以分為哪兩類？對比它們的特點。 控制器由哪幾個部件構成？它們各自有什么功能？ 5、 6、 Cache有哪幾種地址映射方法？簡述各自的映射原理和特點？ （66 分） 8位，CPU地址總線16位，數據總線8位，

26、存儲器按字節(jié)編址，CPU的控制信號線 （存儲器訪問請求，低電平有效），R/W# （讀寫控制，低電平為寫信號，高電平為讀信 寫出指令系統的常見的、基本的尋址方式。 四、綜合題： 1、某機字長 有: MREQ# 號）。試問： 、若該機主存采用 16K X 1位的DRAM芯片（內部為128X 128陣列）構成最大主存空間，則共 需要多少個芯片？若采用異步刷新方式，單元刷新周期為2ms,則刷新信號的周期為多少時間？刷 新用的行地址為幾位？（8分） 、若用4個8K X 4位的SRAM芯片和2個4K X 8位的SRAM芯片構成24K X 8位的RAM存儲 區(qū)域，起始地址為 0000H，假設SRAM芯片有C

27、S# （片選，低電平有效）和 WE# （寫使能，低電 平有效）信號控制端。 （1 ）試畫出地址譯碼方案；寫出RAM的地址范圍。（8分） （2）并畫出SRAM與CPU的連接圖，請標明 SRAM芯片個數、譯碼器的輸入輸出線、地址線、 數據線、控制線及其連接。（10分） 2、 設有浮點數， X=25 X（ 9/16）, Y=23 X（ - 13/64）,階碼用 數用5位（含1位符號位）補碼表示。 （1）寫出X與丫的浮點數表示。（8分） （2） 求真值X+Y= ?要求寫出完整的浮點運算步驟。（8分） 2006年攻讀碩士學位研究生入學考試計算機組成原理試題 一、選擇題：（每空2分，共40分） 1、指令系

28、統中采用不同尋址方式的目的主要是（ A、實現存儲程序和程序控制 縮短指令長度，擴大尋址空間，提高編程靈活性 可以直接訪問外設 提供擴展操作碼的可能并降低指令譯碼難度 寄存器間接尋址方式中，操作數處于（ 4位（含1位符號位）補碼表示，尾 B、 C、 D、 2、 A、通用寄存器 3、1位奇校驗能檢測出（ A、1位 4、若一臺計算機的字長為 A、能處理的數值最大為 B、能處理的數值最多由 ）中。 B、主存C、程序計數器 ）存儲器錯誤。 B、2位C、奇數位 2個字節(jié)，則表明該機器（ 2位十進制數 2位二進制數組成 D、堆棧 D、偶數位 C、在CPU中能夠作為一個整體加以處理的二進制代碼為 D、在CPU

29、中運算的結果最大為 2的16次方 5、CPU 是指（）。 A、運算器 B、控制器C、運算器和控制器 6、主存儲器和 CPU之間增加cache的目的是（ A、解決CPU和主存之間的速度匹配問題 B、擴大主存儲器容量 C、擴大CPU中通用寄存器的數量 D、 既擴大主存儲器容量，又擴大CPU中通用寄存器的數量 7、 在浮點數編碼表示中，（）在機器數中不出現，是隱含的。 A、基數B、尾數C、符號 8、微程序控制器中，機器指令與微指令的關系是（ A、每一條機器指令由一條微指令來執(zhí)行 B、每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行 C、每一條機器指令組成的程序可由一條微指令來執(zhí)行 D、一條微指令由若

30、干條機器指令組成 9、交叉存儲器實質上是一種（ A、模塊式，并行，多個 C、整體式，并行，一個 10、假定下列字符碼中有奇偶校驗碼， 11010110 ）。 B、從主存取出一條指令 A、 11001011 B、 11、控制器的功能是（ A、產生時序信號 16位 D、運算器、控制器和主存 D、階碼 ）。 ）執(zhí)行（）獨立的讀寫操作。 多個 多個 ）存儲器，它能（ B、模塊式，串行， D、整體式，串行， ，但沒有數據錯誤，采用偶校驗的字符碼是（ C、 11000011 D、 11001011 C、完成指令操作碼譯碼 D、從主存取出指令，完成指令操作碼譯碼，并產生有關的操作控制信號，以解釋執(zhí)行該指令 12、虛擬存儲器可以實現（ A、提高主存儲器的存取速度 B、擴大主存儲器的存儲空間，并能進行自動管理和調度 C、提高外存儲器的存取速度 D、擴大外存儲器的存儲空間 13、 計算機的存儲器采用分級方式是為了（）。 A、減少主機箱的體積B、解決容量、價格、速度三者之間