CMOS反相器的分析與設(shè)計(jì)_第1頁(yè)
CMOS反相器的分析與設(shè)計(jì)_第2頁(yè)
CMOS反相器的分析與設(shè)計(jì)_第3頁(yè)
CMOS反相器的分析與設(shè)計(jì)_第4頁(yè)
CMOS反相器的分析與設(shè)計(jì)_第5頁(yè)
已閱讀5頁(yè),還剩53頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、第3章 cmos反相器的分析與設(shè)計(jì) 第3章 cmos反相器的分析與設(shè)計(jì) 3.1 cmos反相器的結(jié)構(gòu)和基本特性 3.2 cmos反相器的直流特性 3.3 cmos反相器的瞬態(tài)特性 3.4 cmos反相器的設(shè)計(jì) 2 3.1 cmos反相器的結(jié)構(gòu)和基本特性 nmos管的襯底接地,管的襯底接地, pmos管的襯底接管的襯底接vdd。 輸入端輸入端柵極柵極 輸出端輸出端?極?極 如何判斷分析器中如何判斷分析器中nmos 和和pmos器件的源漏區(qū)?器件的源漏區(qū)? 是否有襯偏效應(yīng)?是否有襯偏效應(yīng)? 3 4 cmos inverter 特點(diǎn):特點(diǎn): vin作為作為pmos和和nmos的共柵極;的共柵極; v

2、out作為共漏極;作為共漏極; vdd作為作為pmos的源極和體端;的源極和體端; gnd作為作為nmos的源極和體端的源極和體端 vdd v vin ou t t vv in out 反相器的邏輯符號(hào)反相器的邏輯符號(hào) 3.1 cmos反相器的結(jié)構(gòu)和基本特性 若輸入為若輸入為“1”(vin= vdd): vgsn = vdd , vgsp = 0v nmos導(dǎo)通,導(dǎo)通,pmos截止截止 輸出輸出“0” (vout = 0v) outin vv 5 3.1 cmos反相器的結(jié)構(gòu)和基本特性 若輸入為若輸入為“0”(vin = 0v): vgsn = 0v, vgsp=vdd nmos截止,截止,p

3、mos導(dǎo)通導(dǎo)通 輸出輸出“1” (vout = vdd) outin vv 6 3.1 cmos反相器的結(jié)構(gòu)和基本特性 無(wú)比電路無(wú)比電路 數(shù)字電路中作為開關(guān)使用數(shù)字電路中作為開關(guān)使用(導(dǎo)通電阻導(dǎo)通電阻、截止電阻截止電阻) nmos下拉開關(guān)下拉開關(guān), pmos上拉開關(guān)上拉開關(guān) 7 3.2 cmos反相器的直流特性 3.2.1 直流電壓傳輸特性 3.2.2 直流轉(zhuǎn)移特性 3.2.3 直流噪聲容限 8 3.2.1 cmos反相器的直流電壓傳輸特性 輸出電平與輸入電平之間的關(guān)系輸出電平與輸入電平之間的關(guān)系: 直流電壓傳輸特性直流電壓傳輸特性(vtc) nmos與與pmos可以同時(shí)導(dǎo)通可以同時(shí)導(dǎo)通: 并

4、始終有如下關(guān)系:并始終有如下關(guān)系: dndp ii , , gsnindsnout gspindddspoutdd vvvv vvvvvv 9 3.2.1 cmos反相器的直流電壓傳輸特性 vin=vtn的垂直線: nmos截止/導(dǎo)通 vin=vdd+vtp的垂直 線:pmos導(dǎo)通/截 止 vinvtn=vout的斜線: nmos飽和區(qū)/線性 區(qū) vinvtp=vout的斜線: pmos線性區(qū)/飽和 區(qū) 10 3.2.1 cmos反相器的直流電壓傳輸特性 (1) 0vinvtn,nmos截止, pmos線性 vin在一定范圍變化(0vtn),vout始終保持vdd。 22 0 dndppint

5、pddintpout outdd iikvvvvvv vv 11 3.2.1 cmos反相器的直流電壓傳輸特性 (2) vtnvinvout+vtp ,nmos飽和, pmos線性 vout隨vin的增加而非線性地下降, kr=kn/kp為比例因子。 222 1 222 nintnpintpddintpout outintpintpddrintn kvvkvvvvvv vvvvvvkvv 12 3.2.1 cmos反相器的直流電壓傳輸特性 (3) vout+vtpvinvout+vtn,nmos飽和, pmos飽和 22 1 nintnpintpdd rtnddtp it r kvvkvvv

6、k vvv v k 13 3.2.1 cmos反相器的直流電壓傳輸特性 (3) vout+vtpvinvout+vtn,nmos飽和, pmos飽和 vit:邏輯閾值電平(轉(zhuǎn)換電平), vtc垂直下降 如果vtn = -vtp,kn=kp, 則vit=vdd/2, vout/vin趨向 于無(wú)窮大。 14 22 1 nintnpintpdd rtnddtp it r kvvkvvv k vvv v k 3.2.1 cmos反相器的直流電壓傳輸特性 (4) vout+vtnvinvtp時(shí),pmos線性: vout從vtp上升到v90%的時(shí)間: 總上升時(shí)間: 22 out lpddtpouttp d

7、v ckvvvv dt 90% 2 90% 2 ln 2() ddtpl pddtpdd vvvc t kvvvv 10%90% 2 90% 2 21 ln 2() 0.11.921 ln 2()0.1 tpddtpl r pddtpdd ddtp ltpddddtp pddtpdd ddtp vvvvvc t kvvvv vv cvvvv kvvv vv 35 3.3.2 cmos反相器輸出電壓的上升/下降時(shí)間 (2) 階躍輸入的下降時(shí)間 nmos的導(dǎo)通電流是對(duì)負(fù)載電容放電的電流: voutvddvtn時(shí),nmos飽和: voutvddvtn時(shí),nmos線性: out ldn dv ci d

8、t 2 out lnddtn dv ckvv dt 22 out lnddtnddtnout dv ckvvvvv dt 36 3.3.2 cmos反相器輸出電壓的上升/下降時(shí)間 (2) 階躍輸入的下降時(shí)間 總的下降時(shí)間: 若參數(shù)對(duì)稱,則兩時(shí)間相等。 兩時(shí)間主要由負(fù)載電容和導(dǎo)電 因子決定。 10%90% 2 10% 2 21 ln 2 0.11.921 ln 2()0.1 tnddtnl f nddtn ddtn tnddddtnl nddtndd ddtn vvvvvc t kvvv vv vvvvc kvvv vv 37 3.3.2 cmos反相器輸出電壓的上升/下降時(shí)間 (3) 非階躍輸

9、入情況 負(fù)載電容的充電或放電電流是nmos和pmos電流之 差: 計(jì)算復(fù)雜,很難給出解析解。 上升/下降時(shí)間不僅與反相器的參數(shù)有關(guān),還與輸入信 號(hào)的波形有關(guān)。 out ldpdn dv cii dt 38 3.3.3 cmos反相器傳輸延遲時(shí)間的計(jì)算 tphl,tplh, 2 phlplh p tt t 39 3.3.3 cmos反相器傳輸延遲時(shí)間的計(jì)算 近似認(rèn)為tplh內(nèi)只有pmos導(dǎo)通,tphl內(nèi)只有nmos導(dǎo) 通: 用最大導(dǎo)通電流的一半作為平均電流: 對(duì)稱設(shè)計(jì)時(shí): , , loutlout plhphl dp avdn av cvcv tt ii 22 , 11 , 22 dp avpd

10、dtpdn avnddtn ikvvikvv 22 11 22 phlplh ldd p nddtnpddtp tt c v t kvvkvv 2 ldd pphlplh ddt c v ttt k vv 40 41 提高反相器的速度提高反相器的速度 增加器件的增加器件的寬長(zhǎng)比寬長(zhǎng)比會(huì)同時(shí)增加導(dǎo)電因子和器件的柵電容會(huì)同時(shí)增加導(dǎo)電因子和器件的柵電容 和漏區(qū)電容和漏區(qū)電容 對(duì)于固定的大負(fù)載電容可以通過(guò)增加器件尺寸提高速度對(duì)于固定的大負(fù)載電容可以通過(guò)增加器件尺寸提高速度 對(duì)于小負(fù)載,反相器速度不會(huì)隨著尺寸出現(xiàn)明顯增加對(duì)于小負(fù)載,反相器速度不會(huì)隨著尺寸出現(xiàn)明顯增加 ldbndbpnpox 1 n l

11、i i cccwwlcc 22 11 22 phlplh ldd p nddtnpddtp tt c v t kvvkvv 42 00.511.522.5 x 10-10 -0.5 0 0.5 1 1.5 2 2.5 3 t (sec) vout(v) 瞬態(tài)響應(yīng):仿真波形瞬態(tài)響應(yīng):仿真波形 tplh tphl 3.3.4 電路的最高工作頻率 必須維持輸入信號(hào)的時(shí)間大于電 路的延遲時(shí)間。 若輸入信號(hào)的占空比為1:1,則 其周期需要滿足: 對(duì)稱設(shè)計(jì)有利于提高電路的工作 頻率。 max( ,) 2 rf t t t 43 3.3.4 電路的最高工作頻率 使用環(huán)形振蕩器測(cè)量電路的工作頻率及延遲時(shí)間:

12、普遍規(guī)律: 其中n是反相器的級(jí)數(shù), 應(yīng)為奇數(shù)。 231231 6 phlplhphlplhphlplhp tttttttt 11 6 p f tt 1 2 p t nf 44 45 3.4 cmos反相器的設(shè)計(jì) 完成能夠?qū)崿F(xiàn)設(shè)計(jì)要求的集成電路產(chǎn)品 設(shè)計(jì)要求: 功能功能 可靠性可靠性 速度速度 面積面積 功耗功耗 46 噪聲容限:邏輯閾值點(diǎn)噪聲容限:邏輯閾值點(diǎn) 把把vit做為允許的輸入高電平和做為允許的輸入高電平和 低電平極限低電平極限 vnlm=vit vnhm=vdd-vit vnlm與與vnhm中較小的中較小的 決定最大直流噪聲容限決定最大直流噪聲容限 1、反相器的可靠性、反相器的可靠性

13、tnrddtp in r tnrddtprtnddtp it rr 1 11 1 = 111 vkvv v k vkvvk vvv v kk 47 可靠性:噪聲容限 n面向可靠性最優(yōu)的設(shè)計(jì)目標(biāo),面向可靠性最優(yōu)的設(shè)計(jì)目標(biāo), 噪聲容限最大就是使得噪聲容限最大就是使得vit vdd/2 n在反相器的設(shè)計(jì)中通過(guò)器件尺在反相器的設(shè)計(jì)中通過(guò)器件尺 寸的設(shè)計(jì)保持電路滿足噪聲容寸的設(shè)計(jì)保持電路滿足噪聲容 限的要求限的要求 n利用噪聲容限的設(shè)計(jì)要求可以利用噪聲容限的設(shè)計(jì)要求可以 得到得到wp和和wn的一個(gè)方程的一個(gè)方程 tnrddtp in r tnrddtprtnddtp it rr 1 11 1 = 111

14、 vkvv v k vkvvk vvv v kk 48 2、反相器的速度、反相器的速度 phlplh p lhl phlf 2 av,hl n llh plhr 2 av,lh p 2 1 1 1 1 tt t cv t i cv t i pr 22 rnp 111 2 11 t k n一般用反相器的平均一般用反相器的平均 延遲時(shí)間表示速度延遲時(shí)間表示速度 n也可以分別用上升和也可以分別用上升和 下降延遲時(shí)間表示下降延遲時(shí)間表示 n利用速度的設(shè)計(jì)要求利用速度的設(shè)計(jì)要求 可以得到可以得到wp和和wn的的 一個(gè)方程一個(gè)方程 49 3、反相器的面積、反相器的面積 減小器件的寬度可以減小面積減小器件的

15、寬度可以減小面積 例如最小面積的要求可以采用例如最小面積的要求可以采用 最小尺寸的器件尺寸最小尺寸的器件尺寸 利用面積的設(shè)計(jì)要求可以得到利用面積的設(shè)計(jì)要求可以得到 wp和和wn的一個(gè)方程的一個(gè)方程 polysilicon in out v dd gnd pmos metal 1 nmos contacts n well 50 4、反相器的功耗、反相器的功耗 增加器件寬長(zhǎng)比會(huì)增加電容增加器件寬長(zhǎng)比會(huì)增加電容 電路速度增加也會(huì)提高功耗電路速度增加也會(huì)提高功耗 電源電壓的增加電源電壓的增加 功耗暫時(shí)不作為反相器設(shè)計(jì)的約束功耗暫時(shí)不作為反相器設(shè)計(jì)的約束 2 dldd pc fv 51 反相器設(shè)計(jì):綜合

16、 利用可靠性、速度和面積約束中利用可靠性、速度和面積約束中 的兩個(gè)就可以得到一組的兩個(gè)就可以得到一組wp和和wn 對(duì)稱反相器:對(duì)于對(duì)稱反相器:對(duì)于nmos和和 pmos閾值基本相等的工藝,設(shè)閾值基本相等的工藝,設(shè) 計(jì)計(jì)kr1 對(duì)稱反相器具有最大的噪聲容限對(duì)稱反相器具有最大的噪聲容限 和相等的上升和下降延遲,在沒和相等的上升和下降延遲,在沒 有具體設(shè)計(jì)要求情況下是相對(duì)優(yōu)有具體設(shè)計(jì)要求情況下是相對(duì)優(yōu) 化的設(shè)計(jì)化的設(shè)計(jì) phlplh p lhl phlf 2 av,hl n llh plhr 2 av,lh p 2 1 1 1 1 tt t cv t i cv t i tnrddtp in r tn

17、rddtprtnddtp it rr 1 11 1 = 111 vk vv v k vk vvkvvv v kk 例子 設(shè)計(jì)一個(gè)cmos反相器,使 ( 1 ) 最大噪聲容限不小于0.44vdd, ( 2 ) 且驅(qū)動(dòng)1pf負(fù)載電容時(shí)上升、下降時(shí)間不大 于10ns, 設(shè)vdd= 5v,vtn= 0.8v,vtp= -0.9v, k n=pcox=12010-6a/v2, k p=ncox=6010-6a/v2 問(wèn)題:在給定工藝水平下, 如何選擇mos管的尺寸 來(lái)滿足2個(gè)要求 先考慮瞬態(tài)特性要求 根據(jù) 得到: 同理: 取l=0.6m, 則wn=6.9m, wp=14.28m 考察直流特性 反相器的最大噪音容限均滿足要求。 思考題 如果根據(jù)瞬態(tài)特性設(shè)計(jì),使vit=2.1v, 應(yīng)如何調(diào)整器件尺寸滿足噪聲容限要求? 如果根據(jù)瞬態(tài)特性設(shè)計(jì),使vit=2.9v, 應(yīng)如何調(diào)整器件尺寸滿足噪聲容限要求? 此時(shí),vnhm小于2.46v,要適當(dāng)增大nmos管的 溝道寬度wn,從而減小vit。 此時(shí),vnlm小于2.46v,要適當(dāng)增大pmos管的 溝道寬度wp,從而增大vit。 3.4 cmos反相器的設(shè)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論