eda實(shí)驗(yàn)1：七段數(shù)碼顯示譯碼器設(shè)計

1、七段數(shù)碼顯示譯碼器設(shè)計1. 實(shí)驗(yàn)?zāi)康模簩W(xué)習(xí)7段數(shù)碼顯示譯碼器設(shè)計，學(xué)習(xí) VHDL的多層次設(shè)計方法。2. 實(shí)驗(yàn)原理：七段數(shù)碼管由8個（a,b,c,d,e,f,g,dp ）按照一定位置排列的發(fā)光二極管構(gòu)成， 通常采取共陰極或者共陽極的設(shè)計， 將8個二極管的同一極接在一起，通過分別 控制另外的8個電極的電平，使二極管導(dǎo)通（發(fā)光）或截止（不發(fā)光）。七段數(shù)碼顯示譯碼器的功能就是根據(jù)需要顯示的字符，輸出能夠控制七段數(shù)碼管 顯示出該字符的編碼。3. 實(shí)驗(yàn)儀器：EDA6000通用實(shí)驗(yàn)開發(fā)系統(tǒng)，P4電腦4. 實(shí)驗(yàn)內(nèi)容：1）用VHDL設(shè)計7段數(shù)碼管顯示譯碼電路，并在 VHDL苗述的測試平臺下對譯碼 器進(jìn)行功能仿真

2、，給出仿真的波形。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY SMG ISPORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);END;ARCHITECTURE ONE OF SMG ISBEGINPROCESS(A)BEGINCASE A ISWHEN0000=LED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SNULL;END CA

3、SE;仿真波形:2）數(shù)碼管顯示電路設(shè)計利用以上設(shè)計的譯碼器模塊，設(shè)計一個 8位的顯示電路。利用時分復(fù)用的方式快速輪流點(diǎn)亮 8個數(shù)碼管，在視覺上形成8個數(shù)碼管同時顯 示的效果（盡管實(shí)際上同一時間只有一個數(shù)碼管被點(diǎn)亮）。要實(shí)現(xiàn)以上功能，就必須按照一定時鐘節(jié)拍，輪流使譯碼器輸出所需要字符的編碼；同時控制數(shù)碼管的公共電極電平，輪流點(diǎn)亮數(shù)碼管。備注：在新試驗(yàn)箱中可酌情減少位數(shù)實(shí)現(xiàn)，新試驗(yàn)箱中管腳查閱教材中附錄。USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY VHDL42 ISPORT(CLK:IN STD_LOGIC;S:OUT STD_LOGIC_VECTOR(2 DOW

4、NTO 0);D:IN STD_LOGIC_VECTOR(3 DOWNTO 0);A:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);END VHDL42;ARCHITECTURE ONE OF VHDL42 ISSIGNAL C:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINP1:PROCESS(CLK)BEGINIF CLKEVENT AND CLK=1THENIF C111THEN C=C+1;ELSE C=000;END IF;END IF;S A A A A A A A A A A A A A A A A NULL;END CASE;END PROCESS P2;END;仿真波形:管腳鎖定:信號舊試驗(yàn)箱新試驗(yàn)箱No.2管腳號連接的器件管腳號連接的器件clk43Clk1153CLK2rst35開關(guān)2234鍵2ena30開關(guān)1233鍵1A11SEG g167SEG gA(5)10SEG f166SEG fA9SEG e165SEG eA(3)8SEG d164SEG dA(2)7SEG c163SEG cA(1)6SEG b162SEG b :A(0)5SEG a161SEG aS(2)80三-八譯碼器 的控制輸入端S(1)79S(0)785.實(shí)驗(yàn)心得:通過本次實(shí)驗(yàn)，更好的掌握