計數(shù)器的原理

1、計數(shù)器的原理計數(shù)器是數(shù)字電路中廣泛使用的邏輯部件，是時序邏輯電路中最重要的邏輯部 件之一。計數(shù)器除用于對輸入脈沖的個數(shù)進行計數(shù)外，還可以用于分頻、定時、產(chǎn) 生節(jié)拍脈沖等。計數(shù)器按計數(shù)脈沖的作用方式分類，有同步計數(shù)器和異步計數(shù)器； 按功能分類，有加法計數(shù)器、減法計數(shù)器和既具有加法又有減法的可逆計數(shù)器；按 計數(shù)進制的不同，又可分為二進制計數(shù)器、十進制計數(shù)器和任意進制計數(shù)器。一、計數(shù)器的工作原理1、二進制計數(shù)器（ 1）異步二進制加法計數(shù)器圖 1 所示為用 JK 觸發(fā)器組成的 4 位異步二進制加法計數(shù)器邏輯圖。圖中 4個觸發(fā)器FoF3均處于計數(shù)工作狀態(tài)。計數(shù)脈沖從最低位 觸發(fā)器Fo的CP端輸入，每輸入

2、一個計數(shù)脈沖，F(xiàn)o的狀態(tài)改變一次。低位觸發(fā)器的 Q端與高位觸發(fā)器的CP端相連。每當(dāng)?shù)臀挥|發(fā)器的狀態(tài)由1變0時，即輸出一負(fù)跳變 脈沖時，高位觸發(fā)器翻轉(zhuǎn)。各觸發(fā)器置0端FD并聯(lián)，作為清0端，清0后，使觸發(fā)器初態(tài)為0000。當(dāng)?shù)谝粋€計數(shù)脈沖輸入后，脈沖后沿使F。的Q由0變1，F(xiàn)i、F2、F3均保持0態(tài)，計數(shù)器的狀態(tài)為 0001;當(dāng)圖 1 4 位異步二進制加法計數(shù)器第二個計數(shù)脈沖輸入后，Q由1變?yōu)?,但Q的這個負(fù)跳變加至 Fi的CP端，使Q由0變?yōu)?,而此時F3、F2仍保持0狀態(tài)，計數(shù)器的狀態(tài)為 0010。依此類推，對于F0來說，每來一個計數(shù)脈沖后沿， Q的狀態(tài)就改變，而對于 F1、F2、F3來說，則

3、要看 前一位輸出端Q是否從1跳到0,即后沿到來時，其輸出端的狀態(tài)才改變，否則Q、Q、Q端的狀態(tài)同前一個狀態(tài)一樣。這樣在第15個計數(shù)脈沖輸入后，計數(shù)器的狀態(tài)為 1111，第 16 個計數(shù)脈沖輸入，計數(shù)器恢復(fù)為 0000由上述分析可知，一個 4位二進制加法計數(shù)器有 24=16種狀態(tài)，每經(jīng)過十六個計數(shù)脈沖，計數(shù)器的狀態(tài)就循環(huán)一次。通常把計數(shù)器的狀態(tài)數(shù)稱之為計數(shù)器的進制 數(shù)（或稱計數(shù)器的模），因此，4位二進制計數(shù)器也可稱之為 1位十六進制（模16） 計數(shù)器。表1所示為4位二進制加法計數(shù)器的狀態(tài)表。計數(shù)脈沖和各觸發(fā)器輸出端 的波形如圖2所示。圖2直觀地反映出最低位觸發(fā)器 Q在CP脈沖后沿觸發(fā)，而各高位觸

4、發(fā)器又是在 相鄰低位觸發(fā)器輸出波形的后沿觸發(fā)。從圖中還可以看出每經(jīng)過一級觸發(fā)器，脈沖 波形的周期就增加1倍，即頻率降低一半，則從Q0引出的脈沖對計數(shù)脈沖為兩 （21） 分頻，從Q引出的脈沖對計數(shù)脈沖為四（22）分頻，依此類推，從n位觸發(fā)器輸出 端Q引出的脈沖對計數(shù)脈沖為 2n分頻，因此，計數(shù)器可以用于分頻電路。對異步二進制加法計數(shù)器的特點歸納如下：1） 計數(shù)器由若干個計數(shù)型觸發(fā)器所組成，各觸發(fā)器之間的連接方式取決于觸發(fā)器的類型。如由脈沖下降沿觸發(fā)的觸發(fā)器組成，則進位信號從Q端引出，如用脈沖上升沿觸發(fā)的觸發(fā)器構(gòu)成計數(shù)器，則進位信號從Q端引出。2） n個觸發(fā)器具有2n個狀態(tài)，其計數(shù)容量（即能記住的

5、最大二進制數(shù)） 為2n-1 o表1 4位異步二進制加法計數(shù)器狀態(tài)表計數(shù)脈沖數(shù)四位觸發(fā)器狀態(tài)對應(yīng)的十進制數(shù)Q3Q2Q1Q0000000100011200102300113401004501015601106701117810008910019101010101110111112110012131101131411101415111115160000163）圖1所示的二進制計數(shù)器的 CP脈沖只加到最低位觸發(fā)器，其他各位觸發(fā)器 則由相鄰低位觸發(fā)器的進位脈沖來觸發(fā)，因此其狀態(tài)的變換有先有后，是異步的， 其計數(shù)的速度難以提高。圖2 4位二進制加法計數(shù)器工作波形（2）同步二進制加法計數(shù)器同步二進制計數(shù)器是

6、用計數(shù)脈沖同時去觸發(fā)計數(shù)器中各觸發(fā)器的CP端，使各觸發(fā)器的狀態(tài)變換與計數(shù)脈沖同步，不存在各觸發(fā)器之間的進位傳輸延遲，因而計數(shù)速度高。同步二進制加法計數(shù)器與異步二進制加法計數(shù)器的狀態(tài)表和工作波形都相同。如果計數(shù)器是由脈沖下降沿觸發(fā)的四個JK觸發(fā)器組成，根據(jù)表1可得出各位觸發(fā)器的J、K端的邏輯關(guān)系式。1） 第一位觸發(fā)器Fo,每來一個計數(shù)脈沖就翻轉(zhuǎn)一次，故J=Ko=1;2） 第二位觸發(fā)器Fi,在Q=1時，再來一個計數(shù)脈沖才翻轉(zhuǎn)，故 Ji=K=Q;3） 第三位觸發(fā)器F2,在Q=Q=1時，再來一個計數(shù)脈沖才翻轉(zhuǎn)，故J2二&=QQ;4）第四位觸發(fā)器F3，在Q=Q=Q=1時，再來一個計數(shù)脈沖才翻轉(zhuǎn)，故 J3

7、=QQQ。由上述邏輯關(guān)系式可得出圖 3所示的4位同步二進制加法計數(shù)器的邏輯圖。 現(xiàn)分 析其工作原理：設(shè)觸發(fā)器初態(tài)為 0000。在第一個計數(shù)脈沖后沿到達(dá)時， Fo翻轉(zhuǎn)為1 態(tài)，由于此時F1F3的J、K端均為0,故不翻轉(zhuǎn)，計數(shù)器輸出為 0001;在第二個計 數(shù)脈沖到來前，由于F1的J1=K=Q=1，故在第二個計數(shù)脈沖后沿到達(dá)時， F0由1翻轉(zhuǎn)為0, F1由0翻轉(zhuǎn)為1,而此時F2、F3的J、K均為0,不翻轉(zhuǎn)，計數(shù)器輸出為0010;依此類推，當(dāng)?shù)谑鍌€計數(shù)脈沖后沿到達(dá)后，計數(shù)器輸出為1111。而第十六個計數(shù)脈沖到來，由于各觸發(fā)器 J、K端均為1,全部翻轉(zhuǎn)為0,故觸發(fā)器返回初態(tài) 0000。圖3 4位同步

8、二進制加法計數(shù)器（3）同步二進制可逆計數(shù)器組件簡介同時兼有加法和減法兩種計數(shù)功能的計數(shù)器稱為可逆計數(shù)器。中規(guī)模集成計數(shù)器74LS193是同步4位二進制可逆計數(shù)器，它同時具有預(yù)置數(shù)碼、 加減可逆計數(shù)的同步計數(shù)功能以及異步清除功能。圖 4所示是它的外形及外引線排 列圖，功能圖4 74LS193外形及外引線排列圖表見表2。當(dāng)清除端（CR為高電平時，不管計數(shù)脈沖（CPD、CPU）狀態(tài)如何，所有 計數(shù)輸出（QQ）均為低電平。當(dāng)置入控制（LD）為低電平時，QQ將隨數(shù)據(jù)輸入（DD） 起變化，而與 CPD和CPU無關(guān)，即它的預(yù)置功能也是異步的。該器件的計數(shù)是同步的。當(dāng)一個計數(shù)時鐘保持高電平時，另一個計數(shù)時鐘的

9、上升沿能使QQ同時變化。其中，CPU為加計數(shù)時鐘輸入端，CPD為減計數(shù)時鐘輸入端。當(dāng)計數(shù)上溢（為 9），并且CFP為低電平時，加計數(shù)進位輸出（CO）產(chǎn)生一個低電平脈沖；當(dāng)計數(shù)下溢（為0），并且CPU為低電平時，減計數(shù)借位輸出（BO）產(chǎn)生一個低電平脈沖表2 74LS193功能表CR LD CP U CP D A B C D1XXXXXXX00XXd0d1d2d 3011 亠XXXX01 1AXXXX0 0 0 0d 0 d 1 d 2 d 3加計數(shù)減計數(shù)2、十進制計數(shù)器十進制計數(shù)器也稱為二-十進制計數(shù)器，它是用4位二進制數(shù)來表示十進制數(shù)的10每一位數(shù)。如前所述，一個 4位二進制數(shù)共有十六種狀態(tài)，

10、若用來表示十進制的個狀態(tài)，需去掉6種狀態(tài)，其方案很多，這個問題就是二-十進制編碼，簡稱BCD碼。 最常用的8421碼十進制計數(shù)器，它是取4位二進制數(shù)前面的00001001來表示十進 制的09這10個數(shù)碼，而去掉后面的10101111 6個數(shù)。圖5所示為由4個JK觸發(fā)器組成1位異步十進制加法計數(shù)器邏輯圖，計數(shù)脈 沖從最低位觸發(fā)器的時鐘端加入，4個觸發(fā)器的置0端并聯(lián)連接。圖5 8421BCD碼異步十進制加法計數(shù)器工作原理：圖中3個觸發(fā)器F。F2的各J、K端在觸發(fā)器F3翻轉(zhuǎn)（即Q=1, Q3=0） 之前均為1，處于計數(shù)工作狀態(tài)，因此在第17個計數(shù)脈沖作用期間，觸發(fā)器的翻轉(zhuǎn)情況與上述圖1所示的異步二進

11、制加法計數(shù)器相同，第7個計數(shù)脈沖作用后，F(xiàn)3F0的狀態(tài)為0111。第8個計數(shù)脈沖輸入后，F(xiàn)0、只、F2相繼由1態(tài)變?yōu)?態(tài)，由于Q 同時加到了 F3的時鐘端，而觸發(fā)前 F3的兩個J端均為1,使F3由0態(tài)變?yōu)?態(tài)，即 4個觖發(fā)器的狀態(tài)變?yōu)?000,此時，Q=1, Q3=0，因Q3與J1端相連，阻止下一個由 F0來的負(fù)脈沖觸發(fā)F1使其翻轉(zhuǎn)。第9個計數(shù)脈沖作用后，F(xiàn)0翻轉(zhuǎn)，Q=1，計數(shù)狀態(tài)為 1001。當(dāng)?shù)?0個計數(shù)脈沖到來后，F(xiàn)0翻轉(zhuǎn)，Q又由1變?yōu)?，但Q這個負(fù)跳變不能 使F1翻轉(zhuǎn)，卻能直接去觸發(fā) F3，由于此時F3的兩個J端均為0,而K=1,使Q由1 變0,于是使4個觸發(fā)器跳過10101111 6

12、個狀態(tài)而復(fù)原到初始狀態(tài) 0000,向高位 觸發(fā)器送出十進制進位信號，從而完成8421BCD編碼十進制計數(shù)過程。十進制加法計數(shù)器的波形如圖 6所示。圖6異步十進制加法計數(shù)器時序圖二、計數(shù)器應(yīng)用實例一一用異步計數(shù)器74LS290實現(xiàn)二-五-十分頻用計數(shù)器組成分頻器是計數(shù)器的基本應(yīng)用之一。74LS290是一種比較常用的TTL電路異步計數(shù)器，圖7所示為其簡化原理圖 其外形及外引線排列見圖 8所示。74LS290含有兩個獨立的下降沿觸發(fā)計數(shù)器，清除端和置9端兩觸發(fā)器共用。若以CPA為計數(shù)輸入，Q為輸出，即得到模二計數(shù)器（二分頻器）；若 以圖7 74LS290簡化原理圖CPB為計數(shù)輸入，Q為輸出，即得到模

13、五計數(shù)器（五分頻器）；模五計數(shù)器的輸出端 由高位到低位依次為 Q、Q和Q。74LS290也可以接成模十計數(shù)器（十分頻器），其 接法有兩種：一種是將 Q與CP連接，CR為計數(shù)輸入，輸出端順序為 QQQQ時，執(zhí) 行8421BCD編碼；另一種是Q和CPA連接，CFP為計數(shù)輸入，輸出高低位順序為 QQQQ 時，執(zhí)圖8 74LS290外形及外引線排列圖行5421BCD編碼，5421BCD編碼參見表3兩種常用BCD碼中5421BCD碼。74LS290當(dāng)S9（ 1）-S9（2）=1時,則輸出為1001,完成置9功能；當(dāng)R0（ 1）-FR）（2）=1時，輸出為0000， 完成置0功能；當(dāng)S（ 1） - S（2）=0，且R?（ 1） - R?（2）=0時，執(zhí)行計數(shù)操作。表 4所示 為74LS290的功能表。表4 74LS290功能表CPR 1)R) (2)S9（1）So (2)功能X110X置0X11X0置0XXX11置90X0X計數(shù)0XX0計數(shù)X00X計數(shù)X0X0計數(shù)圖9所示為用一片中規(guī)模集成異步計數(shù)器74LS290通過不同的電路連線，可組