TMS320C6201DSP處理器與FLASH存儲器接口設計

1、TMS320C6201 DSP處理器與 FLASH存儲器接口設計DSP是針對實時數(shù)字信號處理而設計的數(shù)字信號處理器，由于它具有 計算速度快、體積小、功耗低的突出優(yōu)點，非常適合應用于嵌入式實時系統(tǒng)。 自世界上第一片通用 D5P芯片 TMS320C10于 1982年在美國 T1 公司產生以來， DSP處理器便顯示出強盛的生命力。短短二十多年，世界上許多公司便開發(fā)出 各種規(guī)格的 DSP處理器，并使它們在通信、自動控制、雷達、氣象、導航、機 器人等許多嵌入式實時領域得到了廣泛應用。 20世紀 90 年代后期美國 TI 公司 推出的面向通訊領域的新一代 32位的 TMS320C6000系列 DSP芯片（

2、簡稱 C6000） 是目前世界上最先進的 DSP處理器，其中 C62XX和 C64XX為通用 32 位定點系列 DSP處理器， C67XX為通用 32 位浮點系列 DSP處理器，其指令速度分別高達 9604800MIPS和 600MFLOPS1GFLOP，S 可與早期的巨型計算機速度相媲美， 且單芯片功耗小于 15W、采用 BGA封裝（小型球柵陣列 ） 、體積也很小 （最大 35mm35mm3 5mm。） 因此，這些 DSP處理器將在許多科技領域發(fā)揮重要作 用。 FLASH存儲器是新型的可電擦除的非易失性只讀存儲器，屬于EEPROM器件，與其它的 ROM器件相比，其存儲容量大、體積小、功耗低，

3、特別是其具有 在系統(tǒng)可編程擦寫而不需要編程器擦寫的特點，使它迅速成為存儲程序代碼和 重要數(shù)據(jù)的非易失性存儲器，成為嵌入式系統(tǒng)必不可少的重要器件。DSP與FLASH存儲器的接口設計是嵌入式系統(tǒng)設計的一項重要技術，本文以基于三個 C6201C6701 DSP芯片開發(fā)成功的嵌入式并行圖像處理實時系統(tǒng)為例，介紹這 一設計技術。1 C6201 C6701新一代 DSP處理器11 C6201C6701的特點及外部存儲器接口 EMIFC6201為通用 32位定點 DSP處理器， C6701為通用 32位浮點 DSP處理器， 它們采用并行度很高的處理器結溝，從而具有許多突出的特點：DSP核采用改進的超長指令字

4、 （VLIW）體系結構和多流水線技術，具有 8 個 可并行執(zhí)行的功能單元，其中 6 個為 ALU，兩個為乘法器，并分成相同功能的 兩組，在沒有指令相關情況下，最高可同時執(zhí)行 8 條并行指令； 具有 32 個 32 位通用寄存器，并分成兩組，每組 16個，大大加快了計算速度；片上集成了大容量的高速程序存儲器和數(shù)據(jù)存儲措，最高可以 200Mbit s 的速度訪問，并采用改進的多總線多存儲體的哈佛結構。程序存儲器為 64K 字 節(jié)、 256位寬每個指令周期可讀取 8 個指令字，還可靈活設置為高速 CACHE 使用；數(shù)據(jù)存儲器采用雙存儲塊，每個存儲塊又采用多個存儲體，可靈活支持 81632位數(shù)據(jù)讀寫。

5、 C6701還可支持 64位訪問，每個時鐘可訪問雙 32 位故 據(jù) C6701還可訪問雙 64位 IEEE雙精度浮點數(shù)據(jù)； 片上集成了 32位外部存 儲器接口 EMIF，并且分成 4 個時序可編程的空間 （CE0、CEl、CE2、CE3），可直 接支持各種規(guī)格 SDRAM除（ CEl 空間外 ）、SBSRA、MSRAM、ROM、FLASH、FIFO存 儲器。同時， CEl 空間還可直接支持 816位寬的異步存儲器讀訪問， EMIF接 口信號如圖 1 所示；片上集成了 4 個主 DMA控制器和一個輔助 DMA控制器： 片上集成了兩個 32 位多功能定時器；片上集成了兩個多通道通用串行通訊口；片上

6、集成了 16位宿主機 HPI 端口，與 EMIF端口一起?？芍С謽嫵刹⑿卸?處理器系統(tǒng)；片上集成的鎖相循環(huán) PLL電路，具有 4 倍頻外部時鐘的功能，從而在外部 可采用較低的時鐘電路，而在片內可高頻（ 120MHz、150MHz、 167MHz、 200MHz）地進行計算；片上集成了符合 IEEE 標準的 JTAG在系統(tǒng)仿真接口，大大方便了硬件調 試；具有一個復位中斷，一個非屏蔽中斷， 4 個邊沿觸發(fā)的可編程的可屏蔽中 斷；雙電源供電，內核電源為 1 8V，外圍設備電源為 33V，功耗低于 15W；采用 352BGA小型球柵陣列封裝，體積很??； 具有豐富的適合數(shù)字運算處理的指令集，并且所有的指

7、令為條件轉移指 令。C6201C6701高度的并行結構特點、高速的時鐘頻率使其具有高達 1600MIPS和 400MMA的C 運算能力，比通常使用的 DSP計算速度快十幾倍，甚至 幾十倍，再加上其具有并行執(zhí)行、多功能、多任務的能力和豐富的指令集以及 體積小、功耗低、易于使用的特點，使它非常適合在嵌入式實時系統(tǒng)中應用； 同時 TI 公司開發(fā)了高效的 C編譯器和多功能的集成開發(fā)系統(tǒng) CODE COMPOSER STUDIO（簡稱 CCS）以及高性能的仿真器，大大簡化程序代碼的編寫與調試。12 C620I 06701 的引導工作方式在加電后， C6201C6701可采用直接從零地址 （ 只能為外部存

8、儲器 ）開始執(zhí) 行程序的不引導方式工作；也可采用輔助 DMA先自動從宿主機 HPI 端口或外部 CEl空間（8 1632位ROM加） 載 64K字節(jié)程序至零地址 （片上存站器或外部存 儲器） ，然后再從零地址開始執(zhí)行程序的引導方式工作。 C6201C6701的這些 工作方式由上電復位時 5 個引導方式管腳 BOOTMODE：40 的信號電平決定，這 些電平信號還決定地址映射方式是采用某種類型、速度的外部存儲器為零地址 的 MAPO方式，還是采用片上程序存儲器為零地址 D6 MAPl 方式。這種結構特點 大大增加了系統(tǒng)設計的靈活性。在引導工作方式中，當零地址為片上程序存儲 器時，程序直接從高速

9、256 位寬的片上程宇存儲器并行執(zhí)行，能充分發(fā)揮 DSP 的高速性能；而其它工作方式中，程序是從外部慢速32 位寬的存儲器開始出行執(zhí)行。因此，基于 C6000的嵌入式系統(tǒng)一般采用引導三片上程序存儲器執(zhí)行的 工作方式，如表 1 所示。2 FLASH 存儲器 MBM29LV800BA21 MBM29LV800BA介紹MBM29LV800B是A FUJITSU公司生產的 1M8512Kl6 位的 FLASH存儲 器，其管腳信號如圖 2 所示。 BYTE為8或16 工作方式配置管腳 （ BYTE 接低時為8方式，地址線為 A-1 ，A0，A18共 20根，數(shù)據(jù)線為 DQ0：7 ， 數(shù)據(jù)線高 8位不用；

10、 BYTE接高時為 16方式，地址線為 A0 ：18共 19根， A-1，不用，數(shù)據(jù)線為 DQ0：15） ；RY *BY為表示 FLASH就緒或忙的管腳 （ 它 是集電極開路引腳，多個 RY *BY管腳可通過上拉電阻直接 線與連接） 。MBM29LV800B具A有許多特點，主要如下 單電源 30V 讀、編程寫入、擦除； 與 JEDEC標準的命令集和引腳分布兼容； 增加了快速編程寫人命令，寫入僅需兩個總線周期； 具有至少 100 000 次的編程寫入擦寫壽命； 靈活的扇區(qū)結構支持整片內容擦除、任一扇區(qū)內容擦除、相連續(xù)的多扇區(qū) 內容并行擦除；具有嵌入式編程寫入算法，可自動寫入和驗證寫入地址的數(shù)據(jù)；

11、 具有嵌入式擦除算法，可自動預編程和擦除整個芯片或任一扇區(qū)的內容； 具有數(shù)據(jù)查尋位和切換位，可以通過軟件查尋方法檢測編程寫入擦除操 作的狀態(tài)；具有 RY*BY 管腳，可以通過硬件方法檢測編程寫入擦除操作的狀態(tài)； 自動休眠功能，當?shù)刂繁３址€(wěn)定時，自動轉入低功耗模式； 具有低電壓禁止寫入功能； 具有擦除暫停擦除恢復功能，22 MBM29LV800BA的主要命令及嵌入式算法MBM29LV800B的A編程寫入及擦除命令如表 2 所示。其中， X為十六進制數(shù) 字的任意值， RA為被讀數(shù)據(jù)的 FLASH地址， RD為從 FLASH地址 RA讀出的數(shù) 據(jù)， PA為寫編程命令字的 FLASH地址， PD為編程

12、命令宇， SA為被擦除內容的 扇區(qū)地址。 MBM29LV800B具A 有嵌入式編程寫入和擦除算法機構，當向 FLASH 寫入數(shù)據(jù)內容或擦除其扇區(qū)內容時，需要根據(jù)相應的算法編程才能完成。其編 程擦除算法流程為：首先寫編程擦除命令序列；然后運行數(shù)據(jù)測試算法以確定 擦除操作完成；其編程寫入算法流程為：程序開始，首先驗證寫入扇區(qū)是否為 空，不空則運行擦除算法；然后運行編程寫入算法，寫編程寫入命令序列，再 運行數(shù)據(jù)測試算法或查詢 RY *BY管腳信號以確定該次操作完成。地址增 1 繼 續(xù)上述過程，否則結束操作；數(shù)據(jù)測試算法主要是測試 DQ7和 DQ5位的數(shù)據(jù)變 化，以確定泫次操作是進行中、完成、還是失敗

13、。3 C62016701 與 FLASH的接口設計基于 C6000系列 DSP處理器的嵌入式系統(tǒng)往往采用地址映射方式為 MAPl的 ROM引導方式。這種方式是把開發(fā)成功的敝入式可執(zhí)行程序燒寫在CEl 空間（從001400000地址開始的 ROM存儲器 ） 中，并根據(jù)引導方式設置相應的引導模式 管腳 BOOTMODE：40 。這樣，當嵌入式系統(tǒng)上電工作時，從復位信號的上升沿 開始，輔助 DMA把執(zhí)行程序從引導 ROM中移至片上程序存儲船中，然后在片上 程序存儲器開始執(zhí)行程序。這種方式呵充分發(fā)揮 C6000 系列 DSP的并行結構特 點，具有最好的執(zhí)行性能。當引導 ROM器件采用 FLASH存儲器

14、 MBM29LV800BA 時， C6201 C6701與 FLASH存儲器以 8 位方式連接的接口設計如圖 3所示。 FLASH的地址線 A-1 ，A0， A18與 DSP的 EMIF接口地址線 EA2，EA 3+， EA21直接相連； FLASH的低 8位數(shù)據(jù)線 DQ0：7與 EMIF接口數(shù)據(jù)線 ED0， ED7直接相連，高 8 位數(shù)據(jù)線 DQ8：15不連接；讀寫使能信號可 直接相連； EMIF接口的片選信號 CEl 與字節(jié)使能信號 BE0相與后與 FLASH 的片選信號相連； FLASH的方式信號 BYTE接地；由于 EMIF接口的 ARDY信號 為低時， DSP自動插入等待時鐘周期，因

15、此， FLASH的就緒或忙 RY*BY 信號經 上拉電阻直接與 ARDY信號相連，這種設計使 FLASH的編程寫操作可不運行數(shù)據(jù) 測試算法，大大簡化了程序設計； C6201C6701與 FLASH以 16 位或 32位方式 相連咱 6 接口設計與 8 位方式類似。4 引導程序開發(fā)實現(xiàn)過程C6000系列 DSP的引導程序開發(fā)實現(xiàn)不能一步完成，它需要一系列的實現(xiàn) 步驟：首先，在硬件設計的同時，可在 C6000系列 DSP的集成開發(fā)環(huán)境 CCS 中，用 C語言和匯編語言編寫應用程序 USAGE C，通過編譯、連接查找、修正 原程序中的錯誤，生成 COFF格式的可執(zhí)行文件 USAGE OUT；其次，當

16、硬件設 計成功時，利用仿真器加載軟件程序 USAGE OUT到硬件系統(tǒng)中調試驗證軟件程 序，直至程序無錯誤；然后，編寫、加載鏈接指令文件 Link crud ，重新編 譯、鏈接軟件程序生成 BOOT OUT文件，再利用 TI 公司提供的 HEX轉換工具包 中的轉換程序和 FLASH存儲器寬度，把該 BOOT OUT文件轉換為相應的 BOOT HEX文件，由于轉換工具包中沒有提供相應的轉換程序把BOOT OUT文件直接轉換為 FLASH認可的二進制文件，因此還需要編寫轉換程序把 BOOT HEX文件再轉換為 BOOT BIN 二進制文件；最后，在 CCS中編寫 FLASH 寫入程序，編譯、鏈接生成可執(zhí)行文件，并通過 JTAG端口加載運行，把得到的 引導程序 BOOT BIN 作為數(shù)據(jù)文件寫入引導 FLASH存儲器中。需注意的是程序 寫入 FLASH存儲器時，需要把 CEl 空間寄存器設計為 32 位寬度存儲器接口方 式。設置引導方式管腳 B