第4章 組合邏輯電路3

1、1 第四章第四章 組合邏輯電路組合邏輯電路 Chapter 4 Combinational Logic Circuit 第一節(jié)第一節(jié) 概述概述 第二節(jié)第二節(jié) 組合邏輯電路的分析和設(shè)計(jì)方法組合邏輯電路的分析和設(shè)計(jì)方法 第三節(jié)第三節(jié) 若干常用組合邏輯電路若干常用組合邏輯電路 4.3.1 全加法器全加法器 (Adder) 4.3.2 編碼器編碼器(Encoder) 4.3.3 數(shù)值比較器數(shù)值比較器(Comparator) 4.3.4 譯碼器譯碼器(Decoder) 4.3.5 數(shù)據(jù)分配器數(shù)據(jù)分配器(Demultiplexer) 4.3.6 數(shù)據(jù)選擇器數(shù)據(jù)選擇器(Multiplexer) 第四節(jié)第四節(jié)

2、 組合邏輯電路中的競爭組合邏輯電路中的競爭冒險(xiǎn)現(xiàn)象冒險(xiǎn)現(xiàn)象 2 上次課內(nèi)容上次課內(nèi)容 回顧回顧 4.3.2 編碼器編碼器(Encoder) u 二進(jìn)制普通編碼器；二進(jìn)制普通編碼器； u 二進(jìn)制優(yōu)先編碼器；二進(jìn)制優(yōu)先編碼器； u 編碼器的擴(kuò)展；編碼器的擴(kuò)展；(高位使能輸出接低位的使能輸入高位使能輸出接低位的使能輸入) u 二十進(jìn)制編碼器；二十進(jìn)制編碼器； 4.3.4 譯碼器譯碼器( Decoder) 二進(jìn)制譯碼器二進(jìn)制譯碼器(Binary Decoder); 最小項(xiàng)譯碼器最小項(xiàng)譯碼器 二二十進(jìn)制譯碼器十進(jìn)制譯碼器(Binary-Doded Decimal Decoder); 顯示譯碼器顯示譯碼器

3、(Display Decoder) 。 譯碼器的應(yīng)用。譯碼器的應(yīng)用。 3 上次課內(nèi)容上次課內(nèi)容 回顧回顧 4.3.4 譯碼器譯碼器( Decoder) u譯碼器的應(yīng)用譯碼器的應(yīng)用: 存儲器中的地址譯碼；存儲器中的地址譯碼； 譯碼器的擴(kuò)展：譯碼器的擴(kuò)展：高位輸入控制使能端，使高位輸入控制使能端，使 得各擴(kuò)展器件不同時(shí)工作，且高位得各擴(kuò)展器件不同時(shí)工作，且高位=1時(shí)位于時(shí)位于 高位的器件能工作。高位的器件能工作。 實(shí)現(xiàn)組合邏輯函數(shù)：實(shí)現(xiàn)組合邏輯函數(shù)：邏輯函數(shù)化為最小項(xiàng)邏輯函數(shù)化為最小項(xiàng) 之和的形式之和的形式最小項(xiàng)的非的與非形式最小項(xiàng)的非的與非形式添添 加與非門實(shí)現(xiàn)邏輯函數(shù)。加與非門實(shí)現(xiàn)邏輯函數(shù)。

4、4 第三節(jié)第三節(jié) 若干常用組合邏輯電路若干常用組合邏輯電路 4.3.5 數(shù)據(jù)分配器數(shù)據(jù)分配器(Demultiplexer) 4.3.6 數(shù)據(jù)選擇器數(shù)據(jù)選擇器(Multiplexer) 第四節(jié)第四節(jié) 組合邏輯電路中的競爭組合邏輯電路中的競爭冒險(xiǎn)現(xiàn)象冒險(xiǎn)現(xiàn)象 本次授課內(nèi)容本次授課內(nèi)容 5 4.3.5 數(shù)據(jù)分配器數(shù)據(jù)分配器 Demultiplexer 簡稱簡稱DEMUX 數(shù)據(jù)傳輸過程中，有時(shí)需要將數(shù)據(jù)分配到數(shù)據(jù)傳輸過程中，有時(shí)需要將數(shù)據(jù)分配到 不同的數(shù)據(jù)通道上，能夠完成這種功能的電路不同的數(shù)據(jù)通道上，能夠完成這種功能的電路 稱為數(shù)據(jù)分配器，亦稱多路分配器、多路調(diào)節(jié)稱為數(shù)據(jù)分配器，亦稱多路分配器、多路

5、調(diào)節(jié) 器，簡稱器，簡稱DEMUX，其電路為單輸入、多輸出，其電路為單輸入、多輸出 形式。形式。 1、DEMUX的應(yīng)用的應(yīng)用 基本用途：有選擇的將一個(gè)數(shù)據(jù)送到多路基本用途：有選擇的將一個(gè)數(shù)據(jù)送到多路 輸出中的一路。輸出中的一路。 6 4.3.5 數(shù)據(jù)分配器數(shù)據(jù)分配器 Demultiplexer 2、數(shù)據(jù)分配器的邏輯功能、數(shù)據(jù)分配器的邏輯功能 DEMUX的功能如同多位開關(guān)一樣，將輸入的功能如同多位開關(guān)一樣，將輸入D送送 到選擇輸入指定的通道上（如下圖所示）。到選擇輸入指定的通道上（如下圖所示）。 數(shù)據(jù)分配器示意圖數(shù)據(jù)分配器示意圖 7 數(shù)據(jù)分配器示意圖數(shù)據(jù)分配器示意圖 數(shù)據(jù)分配真值表數(shù)據(jù)分配真值表

6、下圖為一個(gè)四路數(shù)據(jù)分配器的邏輯圖，下圖為一個(gè)四路數(shù)據(jù)分配器的邏輯圖，D為被傳為被傳 輸?shù)臄?shù)據(jù)，輸?shù)臄?shù)據(jù)，A1，A0 是選擇輸入端，是選擇輸入端，Y0Y3 為數(shù)據(jù)為數(shù)據(jù) 輸出端。輸出端。 8 二進(jìn)制譯碼器用作數(shù)據(jù)分配器二進(jìn)制譯碼器用作數(shù)據(jù)分配器 1路路8路路DEMUX74138: 74138不僅可以作不僅可以作3線線8線譯碼線譯碼 器，而且還可用作器，而且還可用作1路路8路數(shù)據(jù)分配器。路數(shù)據(jù)分配器。 1:數(shù)據(jù)從使能端數(shù)據(jù)從使能端S輸入輸入; 2:二進(jìn)制碼輸入端作為分配選擇二進(jìn)制碼輸入端作為分配選擇 控制控制; 3:譯碼輸出端為數(shù)據(jù)輸出通道。譯碼輸出端為數(shù)據(jù)輸出通道。 9 74138用作用作1路路

7、8路數(shù)據(jù)分配器的邏輯符號路數(shù)據(jù)分配器的邏輯符號 （a）國際邏輯符號）國際邏輯符號 （b）慣用邏輯符號）慣用邏輯符號 DEMUX的應(yīng)用的應(yīng)用 基本用途：有選擇的將一個(gè)數(shù)據(jù)送到多路輸出中的一路?；居猛荆河羞x擇的將一個(gè)數(shù)據(jù)送到多路輸出中的一路。 10 4.3.6 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 (Multiplexer) 能夠?qū)崿F(xiàn)從多路數(shù)據(jù)中選擇一路進(jìn)行傳輸?shù)碾娐纺軌驅(qū)崿F(xiàn)從多路數(shù)據(jù)中選擇一路進(jìn)行傳輸?shù)碾娐?叫做數(shù)據(jù)選擇器，亦稱叫做數(shù)據(jù)選擇器，亦稱多路調(diào)制器、多路開關(guān)或多多路調(diào)制器、多路開關(guān)或多 路選擇器路選擇器（簡稱（簡稱MUX）。）。 功能功能：當(dāng)使能有效時(shí)當(dāng)使能有效時(shí) (被選通被選通)，根據(jù)選擇信號從多

8、，根據(jù)選擇信號從多 路數(shù)據(jù)中選擇一路輸出。路數(shù)據(jù)中選擇一路輸出。 一、數(shù)據(jù)選擇器的邏輯功能一、數(shù)據(jù)選擇器的邏輯功能 MUX的功能正好與的功能正好與DEMUX相反，為多輸入、相反，為多輸入、 單輸出形式。單輸出形式。 11 4.3.6 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 (Multiplexer) 一、數(shù)據(jù)選擇器的邏輯功能一、數(shù)據(jù)選擇器的邏輯功能 MUX的功能正好與的功能正好與DEMUX相反，為多輸入、單輸出形式。相反，為多輸入、單輸出形式。 輸入端：輸入端： 使能控制（選通）使能控制（選通） 1個(gè)：個(gè)：ST 選擇控制選擇控制 n位：位：An-1A0 數(shù)據(jù)輸入數(shù)據(jù)輸入 2n個(gè)個(gè) ：Dm-1D0 ，m = 2n

9、 12 四選一四選一MUX示意圖如下圖所示，圖中開關(guān)示意圖如下圖所示，圖中開關(guān)K受選擇受選擇 輸入輸入 A1A0 控制?？刂啤?目前，常用的目前，常用的M UX有二選一、四選一、八選一和十有二選一、四選一、八選一和十 六選一等多種類型。六選一等多種類型。 四選一數(shù)據(jù)選擇示意圖四選一數(shù)據(jù)選擇示意圖 13 地址碼 (二二)、輸出表達(dá)式、輸出表達(dá)式 (三三)、邏輯電路圖、邏輯電路圖 D2 0 0 0 1 1 0 1 1 D0 D1 D3 A1 A0 Y (一一)、真值表、真值表 1 Y 應(yīng)用一：應(yīng)用一： 與數(shù)據(jù)分配器（與數(shù)據(jù)分配器（DEMUX）一起實(shí)現(xiàn)）一起實(shí)現(xiàn) 多路信號分時(shí)傳送。多路信號分時(shí)傳送。

10、 50 本次授課內(nèi)容本次授課內(nèi)容 小結(jié)小結(jié) 4.3.6 數(shù)據(jù)選擇器數(shù)據(jù)選擇器(Multiplexer) 應(yīng)用二：應(yīng)用二： 實(shí)現(xiàn)組合邏輯函數(shù)；實(shí)現(xiàn)組合邏輯函數(shù)； n個(gè)個(gè)地址變量地址變量的數(shù)據(jù)選擇器，不需要增的數(shù)據(jù)選擇器，不需要增 加門電路，最多可實(shí)現(xiàn)加門電路，最多可實(shí)現(xiàn)n1個(gè)變量個(gè)變量的函數(shù)。的函數(shù)。 降維卡諾圖法降維卡諾圖法 應(yīng)用三：數(shù)據(jù)選擇器的擴(kuò)展；應(yīng)用三：數(shù)據(jù)選擇器的擴(kuò)展； 利用控制端：擴(kuò)展位接控制端利用控制端：擴(kuò)展位接控制端 51 本次授課內(nèi)容本次授課內(nèi)容 小結(jié)小結(jié) 4.4 組合電路中的競爭冒險(xiǎn)現(xiàn)象組合電路中的競爭冒險(xiǎn)現(xiàn)象 競爭冒險(xiǎn)的定義；競爭冒險(xiǎn)的定義； 產(chǎn)生競爭冒險(xiǎn)的原因卡諾圖法；產(chǎn)

11、生競爭冒險(xiǎn)的原因卡諾圖法； 消除競爭冒險(xiǎn)的方法：消除競爭冒險(xiǎn)的方法： 接入濾波電容接入濾波電容 引入選通脈沖引入選通脈沖 修改邏輯設(shè)計(jì)修改邏輯設(shè)計(jì) 52 53 MSI組合邏輯電路的分析：組合邏輯電路的分析：以中規(guī)模集成器件為核以中規(guī)模集成器件為核 心的組合邏輯電路的分析。心的組合邏輯電路的分析。 本節(jié)將本節(jié)將MSI電路按功能塊進(jìn)行劃分，逐塊分析各功電路按功能塊進(jìn)行劃分，逐塊分析各功 能塊電路，最后得出整個(gè)電路功能的分析方法，這種能塊電路，最后得出整個(gè)電路功能的分析方法，這種 方法稱為方法稱為功能塊級的電路分析功能塊級的電路分析，適用于更加復(fù)雜的邏，適用于更加復(fù)雜的邏 輯電路分析。輯電路分析。

12、54 4.5.1 分析步驟分析步驟 功能塊組合邏輯電路分析流程圖 分析步驟分析步驟 （1）劃分功能塊）劃分功能塊 （2）分析功能塊的邏輯功能）分析功能塊的邏輯功能 （3）分析整體邏輯電路的功能）分析整體邏輯電路的功能 邏輯電路圖劃分功能塊分析各塊功能分析整體功能 55 (1) (1) 劃分功能塊劃分功能塊 首先根據(jù)電路的復(fù)雜程度和器件類型，首先根據(jù)電路的復(fù)雜程度和器件類型，視情視情 形將電路劃分為一個(gè)或多個(gè)邏輯功能塊形將電路劃分為一個(gè)或多個(gè)邏輯功能塊。 功能塊內(nèi)部，可以是單片或多片功能塊內(nèi)部，可以是單片或多片MSIMSI或或SSISSI以以 及擴(kuò)展組合的電路。及擴(kuò)展組合的電路。 分成幾個(gè)功能塊

13、和怎樣劃分功能塊，這取決分成幾個(gè)功能塊和怎樣劃分功能塊，這取決 于對常用功能電路的熟悉程度和經(jīng)驗(yàn)。于對常用功能電路的熟悉程度和經(jīng)驗(yàn)。 畫出功能塊電路框圖有助于進(jìn)一步的分析。畫出功能塊電路框圖有助于進(jìn)一步的分析。 56 (2) (2) 分析功能塊的邏輯功能分析功能塊的邏輯功能 利用前面學(xué)過的常用功能電路的知識，分析利用前面學(xué)過的常用功能電路的知識，分析 各功能塊邏輯功能。各功能塊邏輯功能。 如有必要，可寫出每個(gè)功能塊的邏輯表如有必要，可寫出每個(gè)功能塊的邏輯表 達(dá)式或邏輯功能表。達(dá)式或邏輯功能表。 57 (3) (3) 分析整體邏輯電路的功能分析整體邏輯電路的功能 在對各功能塊電路分析的基礎(chǔ)上，最

14、后對整個(gè)在對各功能塊電路分析的基礎(chǔ)上，最后對整個(gè) 電路進(jìn)行整體功能的分析。電路進(jìn)行整體功能的分析。 如有必要，可以寫出輸入與輸出的邏輯函數(shù)式，如有必要，可以寫出輸入與輸出的邏輯函數(shù)式， 或或列出功能表列出功能表。 應(yīng)該注意，應(yīng)該注意，即使電路只有一個(gè)功能塊，整即使電路只有一個(gè)功能塊，整 體電路的邏輯功能也不一定是這個(gè)功能塊原體電路的邏輯功能也不一定是這個(gè)功能塊原 來的邏輯功能來的邏輯功能。 58 【例例】 下圖是由雙下圖是由雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS153和門和門 電路組成的組合邏輯電路。試分析輸出電路組成的組合邏輯電路。試分析輸出Z與輸入與輸入X3、 X2、X1、X0之間的邏輯關(guān)

15、系。之間的邏輯關(guān)系。 4.5.2 分析舉例分析舉例 圖圖4.5.2 本例的邏輯電路圖本例的邏輯電路圖 59 （1）劃分功能塊）劃分功能塊 本題只有一塊本題只有一塊MSI電路，可以只劃分一個(gè)功能塊。電路，可以只劃分一個(gè)功能塊。 （2）分析功能塊的功能）分析功能塊的功能 通過查通過查74LS153的功能表，知道它是一塊雙的功能表，知道它是一塊雙4選選1 數(shù)據(jù)選擇器。其中：數(shù)據(jù)選擇器。其中：A1、A0是地址輸入端，是地址輸入端，Y是輸出是輸出 端；端；74LS153的控制輸入端為低電平有效；數(shù)據(jù)選擇的控制輸入端為低電平有效；數(shù)據(jù)選擇 器處于禁止?fàn)顟B(tài)時(shí)，輸出為器處于禁止?fàn)顟B(tài)時(shí)，輸出為0。 解：解： 4

16、.5.2 分析舉例分析舉例 60 圖圖4.5.2電路的輸出端是電路的輸出端是Z，Z=1Y+2Y；輸入；輸入 端為端為X3、X2、X1、X0。當(dāng)。當(dāng)X31時(shí)，時(shí)，2S1、1S 0，數(shù)據(jù)選擇器，數(shù)據(jù)選擇器2處于禁止?fàn)顟B(tài)，而數(shù)據(jù)選擇器處于禁止?fàn)顟B(tài)，而數(shù)據(jù)選擇器1 處于工作狀態(tài)；當(dāng)處于工作狀態(tài)；當(dāng)X30時(shí)，數(shù)據(jù)選擇器時(shí)，數(shù)據(jù)選擇器1處于禁處于禁 止?fàn)顟B(tài)，數(shù)據(jù)選擇器止?fàn)顟B(tài)，數(shù)據(jù)選擇器2處于工作狀態(tài)。處于工作狀態(tài)。 61 圖圖4.5.34.5.3 8 8選選1 1功能框圖功能框圖 顯然，圖顯然，圖4.5.2電路構(gòu)成了一個(gè)電路構(gòu)成了一個(gè)8選選1數(shù)據(jù)選擇數(shù)據(jù)選擇 器，其輸出為器，其輸出為Z，地址輸入端為，地址

17、輸入端為X3、 X1 、 X0。 圖圖4.5.2電路可用圖電路可用圖4.5.3的功能框圖來表示。的功能框圖來表示。 62 (3) (3) 分析整體電路的邏輯功能分析整體電路的邏輯功能 把圖把圖4.5.24.5.2電路看成一個(gè)電路看成一個(gè)8 8選選1 1數(shù)據(jù)選擇器，可得出數(shù)據(jù)選擇器，可得出 本例電路的功能表。本例電路的功能表。 表表4.5.14.5.1 本例電路本例電路4.5.24.5.2的功能表的功能表 X3 X2 X1 X0Z 0 1 1 0 0 01 1 0 0 11 1 0 1 00 1 0 1 10 1 1 0 00 1 1 0 10 1 1 1 00 1 1 1 10 分析電路的功能

18、分析電路的功能 表，當(dāng)表，當(dāng)X3X2X1X0為為 8421BCD碼碼0000 1001時(shí)，電路的輸出時(shí)，電路的輸出 為為1，否則輸出為，否則輸出為0。 可見可見該電路可實(shí)該電路可實(shí) 現(xiàn)檢測現(xiàn)檢測8421BCD碼的碼的 邏輯功能邏輯功能。 63 【例例】圖圖4.5.4是是3-83-8線譯碼器線譯碼器74LS13874LS138和和8 8選選1 1數(shù)據(jù)選數(shù)據(jù)選 擇器擇器74LS15174LS151組成的電路，試分析電路的邏輯功能。組成的電路，試分析電路的邏輯功能。 圖圖4.5.44.5.4 本例的邏輯電路圖本例的邏輯電路圖 64 解：(1) (1) 劃分功能塊劃分功能塊 電路可劃分為兩個(gè)功能塊：電

19、路可劃分為兩個(gè)功能塊： 3-83-8線譯碼器線譯碼器74LS13874LS138， 8 8選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS15174LS151。 ( (2 2) )分析功能塊的邏輯功能分析功能塊的邏輯功能 3-83-8線譯碼器線譯碼器74LS13874LS138和和8 8選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器 74LS15174LS151的邏輯功能，的邏輯功能，這里不再重述這里不再重述。 65 D D0 0D D7 7和和Y Y0 0Y Y7 7 對應(yīng)相連，對應(yīng)相連，b b2 2b b1 1b b0 0a a2 2a a1 1a a0 0時(shí)，時(shí)，L L 1 1；否則，；否則，L L0 0。該電路

20、。該電路實(shí)現(xiàn)了兩個(gè)實(shí)現(xiàn)了兩個(gè)3 3位二進(jìn)制位二進(jìn)制 數(shù)的數(shù)的“相同相同”比較功能比較功能。 ( (3 3) ) 分析整體電路的邏輯功能分析整體電路的邏輯功能 66 【例例】圖圖4.5.5是由是由2線線4線譯碼器線譯碼器(DEC)和和8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器 (MUX)構(gòu)成的邏輯電路，各模塊的輸入輸出端都是高電平有構(gòu)成的邏輯電路，各模塊的輸入輸出端都是高電平有 效，效，試列出輸出函數(shù)試列出輸出函數(shù)F的真值表，并寫出其最小項(xiàng)表達(dá)式的真值表，并寫出其最小項(xiàng)表達(dá)式。 0 1 3 2 Y Y Y Y A A1 0 B A DEC 3 1 0 2 D MUX D Y D D 7 5 A 4 A 6 A D D 2 D 0 D 1 BAC F(A,B,C) 0 1 3 2 Y Y Y Y A A1 0 B C DEC 圖圖4.5.5 本例的電路圖本例的電路圖 67 解：(1) (1) 劃分功能塊劃分功能塊 電路可劃分為兩個(gè)功能塊：電路可劃分為兩個(gè)功能塊： 2 2- -4 4線譯碼器；線譯碼器； 8 8選選1 1數(shù)據(jù)選擇器。數(shù)據(jù)選擇器。