第四總線結(jié)構(gòu)和時序

1、第四章第四章 8086CPU總線結(jié)構(gòu)和時序總線結(jié)構(gòu)和時序 4.1 8086系統(tǒng)總線結(jié)構(gòu)系統(tǒng)總線結(jié)構(gòu) 4.2 8086系統(tǒng)總線時序系統(tǒng)總線時序 兩級總線：兩級總線： 微處理器級總線微處理器級總線CPU的輸入輸出引腳；的輸入輸出引腳； 系統(tǒng)級總線系統(tǒng)級總線CPU通過微處理器級總線和其它邏輯電通過微處理器級總線和其它邏輯電 路連接組成主機板系統(tǒng)，形成系統(tǒng)級總線。路連接組成主機板系統(tǒng)，形成系統(tǒng)級總線。 總線 控制 邏輯 ROMRAM 協(xié)處理器 RT/COMS RAM I/O 接 口 板 組 鍵盤 磁盤驅(qū)動器 網(wǎng)卡 CRT顯示器 打印機 微處理器 MODEM 鼠標 主機板主機板系統(tǒng) 總線 微機系統(tǒng)硬件組

2、成圖 微計算機的硬件結(jié)構(gòu)微計算機的硬件結(jié)構(gòu)（馮（馮.諾依曼結(jié)構(gòu)）諾依曼結(jié)構(gòu)） 從功能或邏輯的角度，微型計算機的硬件由運算器、控制器、從功能或邏輯的角度，微型計算機的硬件由運算器、控制器、 存儲器、輸入設備、輸出設備五大部分組成。存儲器、輸入設備、輸出設備五大部分組成。 運算器 控制器 MPU 存儲器 輸出設備 I/O接口 輸入設備 A.BUS D.BUS C.BUS 系統(tǒng)總線系統(tǒng)總線 讀、寫操作 l l T T狀態(tài)（時鐘周期）：狀態(tài)（時鐘周期）：CPUCPU處理動作的最小單位位時間。就處理動作的最小單位位時間。就 是時鐘信號是時鐘信號CLKCLK的周期。它與的周期。它與CPUCPU的時鐘頻率有

3、關(guān)。的時鐘頻率有關(guān)。T=1/fT=1/f時鐘 時鐘 ， ， 如果如果f f時鐘 時鐘 =5Mhz =5Mhz，那么，那么T=200nsT=200ns。 l l 總線周期（機器周期）：總線周期（機器周期）：CPUCPU通過系統(tǒng)總線對外部（存儲器通過系統(tǒng)總線對外部（存儲器 或或I/OI/O接口）進行一次訪問所需的時間。一個總線周期至少包接口）進行一次訪問所需的時間。一個總線周期至少包 括括 4 4個個T T狀態(tài)，即狀態(tài)，即T T1 1,T,T2 2,T,T3 3,T,T4 4。 l l 指令周期：執(zhí)行一條指令所需要的時間，有若干總線周期指令周期：執(zhí)行一條指令所需要的時間，有若干總線周期 組成。組成

4、。 基本概念基本概念 l l 總線周期（機器周期）：一個總線周期至少包括總線周期（機器周期）：一個總線周期至少包括 4 4個個T T狀態(tài)，狀態(tài)， 即即T T1 1,T,T2 2,T,T3 3,T,T4 4。 基本概念基本概念 最小方式最小方式：只有一個微處理器：只有一個微處理器8086 。該模式適用于規(guī)模。該模式適用于規(guī)模 較小的微機應用系統(tǒng)。較小的微機應用系統(tǒng)。 最大方式最大方式：系統(tǒng)有兩個或多個同時執(zhí)行指令的微處理器，：系統(tǒng)有兩個或多個同時執(zhí)行指令的微處理器， 其中一個主處理器就是其中一個主處理器就是8086，其它的處理器稱協(xié)處理器，其它的處理器稱協(xié)處理器 （數(shù)值協(xié)處理器（數(shù)值協(xié)處理器80

5、87和輸入和輸入/輸出協(xié)處理器輸出協(xié)處理器8089）。最大）。最大 模式用在中、大規(guī)模的微機應用系統(tǒng)中。模式用在中、大規(guī)模的微機應用系統(tǒng)中。 4.1.1 兩種工作方式下的兩種工作方式下的公用引腳公用引腳 1. 3條條-電源、接地引腳電源、接地引腳 ： VCC、GND（1和和20） 2. 1條條-時鐘信號：時鐘信號：CLK，方波信號，占空比約為，方波信號，占空比約為33% 8086CPU共有共有40根根引腳線，其中引腳線，其中32根根在兩種方式下名稱和功能相同。在兩種方式下名稱和功能相同。 3.20條地址條地址/數(shù)據(jù)線；數(shù)據(jù)線； 4.16條制控線，其中條制控線，其中8根在兩種工作方式下名稱和功能

6、相同根在兩種工作方式下名稱和功能相同。 4.1.1 兩種工作方式下的兩種工作方式下的公用引腳公用引腳 電源、接地引腳電源、接地引腳 ： VCC、 GND（1和和20） 時鐘信號：時鐘信號：CLK，方波信，方波信 號，占空比約為號，占空比約為33% 8086CPU共有共有40根根引腳線，引腳線， 其中其中32根根在兩種方式下名在兩種方式下名 稱和功能相同。稱和功能相同。 20根地址根地址/數(shù)據(jù)線；數(shù)據(jù)線； 16根控制線，其中根控制線，其中8根在兩根在兩 種工作方式下名稱和功能種工作方式下名稱和功能 相同。相同。 01 02 03 04 05 06 07 08 09 10 11 12 13 14

7、15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC（5V） AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD（RQ/GT0） HLDA（RQ/GT1） WR（LOCK） M/IO（S2） DT/R（S1） DEN（S0） ALE（QS0） INTA（QS1）

8、 TEST READY RESET 8086 AD15AD0（雙向，（雙向， 三態(tài)）三態(tài)） 低低16位地址位地址/數(shù)據(jù)的復用引數(shù)據(jù)的復用引 腳線，分時復用。腳線，分時復用。 A19/S6A16/S3（輸（輸 出、三態(tài)）出、三態(tài)） 地址地址/狀態(tài)復用引腳。狀態(tài)復用引腳。 S6總為低電平；總為低電平； S5反映當前允許中斷標志反映當前允許中斷標志IF的狀的狀 態(tài)；態(tài)； S4、S3指示當前所使用的段寄存指示當前所使用的段寄存 器。器。 4.1.1 兩種工作方式下的兩種工作方式下的公用引腳公用引腳 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 17 1

9、8 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC（5V） AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD（RQ/GT0） HLDA（RQ/GT1） WR（LOCK） M/IO（S2） DT/R（S1） DEN（S0） ALE（QS0） INTA（QS1） TEST READ

10、Y RESET 8086 地址地址/數(shù)據(jù)總線數(shù)據(jù)總線 S S4 4S S3 3 當前使用的當前使用的 段寄存器段寄存器 0 00 0 ES ES 0 01 1 SS SS 1 10 0 CS(CS(或或I/OI/O， 中斷響應中斷響應) ) 1 11 1 DS DS S4和和S3功能表功能表 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9

11、AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC（5V） AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD（RQ/GT0） HLDA（RQ/GT1） WR（LOCK） M/IO（S2） DT/R（S1） DEN（S0） ALE（QS0） INTA（QS1） TEST READY RESET 8086 4.1.1 兩種工作方式下的兩種工作方式下的公用引腳公用引腳 地址地址/數(shù)據(jù)總線數(shù)據(jù)總線 4.1.1 兩種工作方式下的兩種工作方式下的公用引腳公用引腳 地址地址/數(shù)據(jù)總線數(shù)據(jù)總

12、線 綜上， AD15AD0以及以及A19/S6A16/S3，T1時是時是 地址總線地址總線 T2T4時，時， AD15AD0做數(shù)據(jù)總線用，做數(shù)據(jù)總線用， A19/S6A16/S3用于輸出狀態(tài)。用于輸出狀態(tài)。 為了使地址信息在總線的為了使地址信息在總線的T2T4狀態(tài)時仍保狀態(tài)時仍保 持有效，總線控制邏輯必須配有一個地址鎖持有效，總線控制邏輯必須配有一個地址鎖 存器，用于把存器，用于把T1狀態(tài)輸出的狀態(tài)輸出的20位地址鎖存在位地址鎖存在 鎖存器中。鎖存器中。 4.1.1 兩種工作方式下的兩種工作方式下的公用引腳公用引腳 地址地址/數(shù)據(jù)總線數(shù)據(jù)總線 公用控制總線公用控制總線 4.1.1 兩種工作方式

13、下的兩種工作方式下的公用引腳公用引腳 控制總線共有控制總線共有16條引腳，其中條引腳，其中8個是公用引腳（在個是公用引腳（在 兩種工作方式下定義功能是一樣的），另外兩種工作方式下定義功能是一樣的），另外8個在兩種個在兩種 工作方式下定義的功能不同工作方式下定義的功能不同 公用控制總線公用控制總線 （2）RD（輸出）：讀控制（輸出）：讀控制 輸出信號，低電平有效。輸出信號，低電平有效。 有效時，控制系統(tǒng)總線數(shù)有效時，控制系統(tǒng)總線數(shù) 據(jù)流動方向。據(jù)流動方向。 （1）MN/MX（輸入）：（輸入）： 工作方式控制引腳。工作方式控制引腳。 接接+5v時，時，cpu處于最小工處于最小工 作方式；接地時作方

14、式；接地時cpu處于最處于最 大工作方式大工作方式 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC（5V） AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD（RQ/GT0

15、） HLDA（RQ/GT1） WR（LOCK） M/IO（S2） DT/R（S1） DEN（S0） ALE（QS0） INTA（QS1） TEST READY RESET 8086 4.1.1 兩種工作方式下的兩種工作方式下的公用引腳公用引腳 （3）NMI（輸入）：非可（輸入）：非可 屏蔽中斷請求信號，屏蔽中斷請求信號，上升上升 沿有效沿有效。 當該引腳有效時，當該引腳有效時， CPU執(zhí)行完現(xiàn)行指令，立執(zhí)行完現(xiàn)行指令，立 即響應即響應NMI中斷，并進行中斷，并進行 中斷處理。不受中斷處理。不受IF的影響。的影響。 （4）INTR（輸入）：可（輸入）：可 屏蔽中斷請求信號，屏蔽中斷請求信號，高電

16、高電 平有效平有效。Cpu在執(zhí)行完每條在執(zhí)行完每條 指令的最后一個時鐘周期指令的最后一個時鐘周期 對對INTR進行測試，以便決進行測試，以便決 定現(xiàn)行指令執(zhí)行完后是否定現(xiàn)行指令執(zhí)行完后是否 響應中斷。響應中斷。IF=1，允許；，允許； IF=0，屏蔽。，屏蔽。 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5

17、AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC（5V） AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD（RQ/GT0） HLDA（RQ/GT1） WR（LOCK） M/IO（S2） DT/R（S1） DEN（S0） ALE（QS0） INTA（QS1） TEST READY RESET 8086 4.1.1 兩種工作方式下的兩種工作方式下的公用引腳公用引腳 （5）RESET（輸入）：復（輸入）：復 位引腳，高電平有效。復位位引腳，高電平有效。復位 時，時，CPU結(jié)束當前操作，并結(jié)束當前操作，并 對處理

18、器的標志寄存器、對處理器的標志寄存器、IP、 DS、SS、ES及指令隊列進及指令隊列進 行清零操作，將行清零操作，將CS設置為設置為 0FFFFH。Cpu從存儲器的從存儲器的 0FFFF0地址開始讀取和執(zhí)行地址開始讀取和執(zhí)行 指令。指令。 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2

19、 AD1 AD0 NMI INTR CLK GND VCC（5V） AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD（RQ/GT0） HLDA（RQ/GT1） WR（LOCK） M/IO（S2） DT/R（S1） DEN（S0） ALE（QS0） INTA（QS1） TEST READY RESET 8086 4.1.1 兩種工作方式下的兩種工作方式下的公用引腳公用引腳 （6）READY（輸入（輸入）：）： “準備好準備好”信號引腳，高電平信號引腳，高電平 有效，為了解決高速的有效，為了解決高速的cpu和低和低 速的存儲器或速的存儲器或

20、I/O接口之間進行接口之間進行 可靠的數(shù)據(jù)傳輸而設置的?？煽康臄?shù)據(jù)傳輸而設置的。 若若READY為高電平，為高電平，引腳有效，引腳有效， 存儲器或存儲器或I/O端口端口已經(jīng)準備好，已經(jīng)準備好， 將在下一個時鐘周期將在下一個時鐘周期將數(shù)據(jù)送將數(shù)據(jù)送 到數(shù)據(jù)總線或從數(shù)據(jù)總線上取到數(shù)據(jù)總線或從數(shù)據(jù)總線上取 走數(shù)據(jù)走數(shù)據(jù)。 若若READY為低電平，為低電平，則表明存則表明存 儲器或儲器或I/O端口端口沒有準備好，沒有準備好， CPU將在將在T3和和T4之間出入若干之間出入若干 個個TW，等待，直到，等待，直到READY信信 號有效號有效。 01 02 03 04 05 06 07 08 09 10 1

21、1 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC（5V） AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD（RQ/GT0） HLDA（RQ/GT1） WR（LOCK） M/IO（S2） DT/R（S1） DEN（S0） ALE（QS0

22、） INTA（QS1） TEST READY RESET 8086 4.1.1 兩種工作方式下的兩種工作方式下的公用引腳公用引腳 （6）READY（輸入（輸入）：）： “準備好準備好”信號引腳，高電平信號引腳，高電平 有效，為了解決高速的有效，為了解決高速的cpu和低和低 速的存儲器或速的存儲器或I/O接口之間進行接口之間進行 可靠的數(shù)據(jù)傳輸而設置的。可靠的數(shù)據(jù)傳輸而設置的。 若若READY為高電平，為高電平，引腳有效，引腳有效， 存儲器或存儲器或I/O端口端口已經(jīng)準備好，已經(jīng)準備好， 將在下一個時鐘周期將在下一個時鐘周期將數(shù)據(jù)送將數(shù)據(jù)送 到數(shù)據(jù)總線或從數(shù)據(jù)總線上取到數(shù)據(jù)總線或從數(shù)據(jù)總線上取

23、走數(shù)據(jù)走數(shù)據(jù)。 若若READY為低電平，為低電平，則表明存則表明存 儲器或儲器或I/O端口端口沒有準備好，沒有準備好， CPU將在將在T3和和T4之間出入若干之間出入若干 個個TW，等待，直到，等待，直到READY信信 號有效號有效。 4.1.1 兩種工作方式下的兩種工作方式下的公用引腳公用引腳 （7）TEST（輸入）：測試信（輸入）：測試信 號引腳，低電平有效。信號與號引腳，低電平有效。信號與 WAIT指令結(jié)合使用。指令結(jié)合使用。 Cpu執(zhí)行執(zhí)行wait指令，進入等待狀指令，進入等待狀 態(tài)，每隔態(tài)，每隔5秒測試一次秒測試一次test引腳。引腳。 直到直到test引腳為低電平有效，才引腳為低電

24、平有效，才 退出等待，執(zhí)行下一個指令。退出等待，執(zhí)行下一個指令。 （8）BHE/S7（輸出、三（輸出、三 態(tài)）：高態(tài)）：高8位數(shù)據(jù)允許位數(shù)據(jù)允許/狀態(tài)狀態(tài) 復用引腳。在復用引腳。在T1狀態(tài)狀態(tài)輸出輸出 BHE，表示高，表示高8位數(shù)據(jù)線位數(shù)據(jù)線 D15D8有效；有效；其他狀態(tài)其他狀態(tài)輸輸 出狀態(tài)信號出狀態(tài)信號S7（未定義）。（未定義）。 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD

25、13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC（5V） AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD（RQ/GT0） HLDA（RQ/GT1） WR（LOCK） M/IO（S2） DT/R（S1） DEN（S0） ALE（QS0） INTA（QS1） TEST READY RESET 8086 4.1.1 兩種工作方式下的兩種工作方式下的公用引腳公用引腳 （8）BHE/S7（輸出、三（輸出、三 態(tài)）：高態(tài)）：高8位數(shù)據(jù)允許位

26、數(shù)據(jù)允許/狀態(tài)狀態(tài) 復用引腳。在復用引腳。在T1狀態(tài)狀態(tài)輸出輸出 BHE，表示高，表示高8位數(shù)據(jù)線位數(shù)據(jù)線 D15D8有效；有效；其他狀態(tài)其他狀態(tài) 輸出狀態(tài)信號輸出狀態(tài)信號S 7（未定 （未定 義）。義）。 4.1.1 兩種工作方式下的兩種工作方式下的公用引腳公用引腳 利用利用BHE信號和信號和AD0信號，可知系統(tǒng)當前的操作類型。信號，可知系統(tǒng)當前的操作類型。 操作操作 BHE AD0 所用引腳所用引腳 讀讀/寫偶地址的一個字寫偶地址的一個字 0 0 AD15AD0 讀讀/寫偶地址的一個字節(jié)寫偶地址的一個字節(jié) 1 0 AD7 AD0 讀讀/寫奇地址的一個字節(jié)寫奇地址的一個字節(jié) 0 1 AD15

27、AD8 讀讀/寫奇地址的一個字寫奇地址的一個字 第一個總線周期讀第一個總線周期讀/寫低字節(jié)寫低字節(jié) 0 1 AD15AD8 第二個總線周期讀第二個總線周期讀/寫高字節(jié)寫高字節(jié) 1 0 AD7 AD0 公用控制總線公用控制總線 4.1.1 兩種工作方式下的兩種工作方式下的公用引腳公用引腳 一、一、 最小模式下的最小模式下的24-31引腳引腳 （1） ALE （輸出）：（輸出）： 地址鎖存允許信號，高電平有效。地址鎖存允許信號，高電平有效。 ALE信號不能被浮空。信號不能被浮空。 （5） HOLD（輸入）：總線保持請求信號，高電平有效（輸入）：總線保持請求信號，高電平有效。 （6） HLDA（輸出

28、）：總線保持響應信號，高電平有效。（輸出）：總線保持響應信號，高電平有效。 （4） INTA（輸出）：中斷響應信號，低電平有效。（輸出）：中斷響應信號，低電平有效。 （2） DEN（輸出，三態(tài)）：數(shù)據(jù)允許信號，低電平有效。（輸出，三態(tài)）：數(shù)據(jù)允許信號，低電平有效。 （3）DT/R（輸出、三態(tài)）：數(shù)據(jù)收（輸出、三態(tài)）：數(shù)據(jù)收/發(fā)控制信號。發(fā)控制信號。 4.1.2 最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu)最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu) 一、一、 最小模式下的最小模式下的24-31引腳引腳 （7） M/IO（輸出、三態(tài)）：存儲器或（輸出、三態(tài)）：存儲器或I/O端口選擇信號。端口選擇信號。 0 0 1 1

29、M/IORDWR操作類型操作類型 讀讀 I/O 寫寫 I/O 讀存儲器讀存儲器 寫存儲器寫存儲器 4.1.2 最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu)最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu) （8） WR（輸出、三態(tài)）：（輸出、三態(tài)）： 寫控制信號，低電平有效。寫控制信號，低電平有效。 0 1 1 0 0 1 1 0 二、二、 最小模式下的典型配置最小模式下的典型配置 4.1.2 最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu)最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu) 8086CPU（MN/MX接接+5V）；）； 存儲器和存儲器和 I/O接口；接口； 時鐘發(fā)生器時鐘發(fā)生器1片片8284 ； 地址鎖存器地址鎖存器3片片8282； 數(shù)據(jù)

30、收發(fā)器數(shù)據(jù)收發(fā)器2片片8286/8287。 1地址鎖存器地址鎖存器8282 8282內(nèi)部邏輯圖內(nèi)部邏輯圖 OE為三態(tài)門的開啟為三態(tài)門的開啟 信號。信號。 4.1.2 最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu)最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu) STB為為D觸發(fā)器的觸發(fā)器的 控 制 信 號 ， 連 接控 制 信 號 ， 連 接 8086CPU的的ALE引引 腳腳 。 二、二、 最小模式下的典型配置最小模式下的典型配置 功能功能：地址、：地址、BHE鎖存鎖存 實現(xiàn)復用信號分離實現(xiàn)復用信號分離 2數(shù)據(jù)收發(fā)器數(shù)據(jù)收發(fā)器8286 8286內(nèi)部邏輯圖內(nèi)部邏輯圖 OE0，T=0時，時， B為輸入，為輸入，A為輸出為輸出

31、 信號由信號由B到到A。 OE0，T=1時，時， A為輸入，為輸入，B為輸出為輸出 信號由信號由A到到B； 4.1.2 最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu)最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu) 功能功能：提高總線驅(qū)動能力。：提高總線驅(qū)動能力。 二、二、 最小模式下的典型配置最小模式下的典型配置 3時鐘發(fā)生器時鐘發(fā)生器8284A 8284時鐘電路的連接時鐘電路的連接 4.1.2 最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu)最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu) 功能功能： 產(chǎn)生時鐘信號產(chǎn)生時鐘信號 RESET 發(fā)生電路發(fā)生電路 READY發(fā)生電路發(fā)生電路 二、二、 最小模式下的典型配置最小模式下的典型配置 8086最小方

32、式系統(tǒng)的系統(tǒng)總線結(jié)構(gòu)最小方式系統(tǒng)的系統(tǒng)總線結(jié)構(gòu) 4.1.2 最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu)最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu) 8286 8286 或或8287 8287 T T OEOE MN/MX RD WR CLK READY M/IO RESET ALE A19-A16 BHE AD15-AD0 8086 DT/R DEN STB 8282 82848284 RES 存儲器存儲器I/O 數(shù)據(jù)總線數(shù)據(jù)總線 地址總線地址總線地址總線地址總線 地址地址/ /數(shù)據(jù)數(shù)據(jù) V VCCCC V VCCCC BHEBHE 8286 8286 T OE l l T T狀態(tài)（時鐘周期）：狀態(tài)（時鐘周期）：CPUCPU處理動作的最小單位位時