集成電路課程設計四位加法器 實驗報告

1、實驗報告Tanner Pro 集成電路設計與布局姓名： * 學號： * 班級： * 專業(yè)：* 學院：* 日期： 2012.05.28 1.使用S-Edit 設計簡單邏輯電路1.1反相器1.1.1電路及符號1.1.2反相器直流分析：.include C:UsersmengDesktope005_tannertannerTSpice70modelsml2_125.md.dc lin source vin 0 5.0 0.02 *Vin 為0到5v 以0.02v增加 .print dc v(OUT) * 觀察輸出vin IN Gnd 1.0vvdd Vdd Gnd 5.01.1.3在W-Edit 中

2、觀看模擬結果如下:1.2 與非門：1.2.1 電路及符號1.2.2 與非門直流分析.include C:UsersmengDesktope005_tannertannerTSpice70modelsml2_125.md.dc lin source va 0 5.0 0.1* SPICE netlist written by S-Edit Win32 7.03* Written on Jan 3, 2004 at 01:02:58.dc lin source va 0 5.0 0.1 sweep lin param vb 0 5.0 1 %模擬輸入電壓 va 從0V 變動到5V 時(以0.1V

3、線性增加)，vb 從0V 變動5V 時(以1V 線性增加).print dc v(OUT) %觀察輸出va A Gnd 5.0vb B Gnd 1.0vvdd Vdd Gnd 5.01.2.3在W-Edit 中觀看模擬結果如下:1.3.三輸入與非門：1.3.1電路及符號： 1.3.2三輸入與非門直流分析:Main circuit: nand3M1 out ina N2 Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M2 N2 inb N1 Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M3 N1 i

4、nc Gnd Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M4 out ina Vdd Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uM5 out inb Vdd Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uM6 out inc Vdd Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uvb inb gnd 1.0va ina gnd 1.0vc inc gnd 1.0vvdd vdd gnd 5.0* End

5、 of main circuit: nand3.dc lin source va 0 5.0 0.1 sweep lin source vb 0 5.0 1 sweep lin source vc 0 5.0 1.print dc v(out)1.3.3在W-Edit 中觀看模擬結果如下:1.4.三輸入或非門：1.4.1電路及符號1.3.2三輸入或非門直流分析:* Main circuit: nnor3M1 out inb Gnd Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M2 out ina Gnd Gnd NMOS L=2u W=4u A

6、D=66p PD=24u AS=66p PS=24u M3 out inc Gnd Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M4 out inb N3 Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uM5 N3 ina N7 Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uM6 N7 inc Vdd Vdd PMOS L=2u W=8u AD=66p PD=24u AS=66p PS=24uvb inb gnd 1.0va ina gnd 1.0vc i

7、nc gnd 1.0vvdd vdd gnd 5.0* End of main circuit: nnor3.dc lin source va 0 5.0 0.1 sweep lin source vb 0 5.0 1 sweep lin source vc 0 5.0 1.print dc v(out)1.4.3在W-Edit 中觀看模擬結果如下:1.5 一位全加器：1.5.1電路及符號1.5.2一位全加器直流分析:.include C:UsersmengDesktope005_tannertannerTSpice70modelsml2_125.md* SPICE netlist writt

8、en by S-Edit Win32 7.03.param 1=0.5uvvdd vdd gnd 5.0va a gnd PULSE (0 5 50n 5n 5n 50n 100n)vb b gnd BIT (0011 lt=50n ht=50n on=5 rt=5n ft=5n)vci ci gnd PWL (0ns 0v 200ns 0v 205ns 5v 400ns 5v).tran/op 1n 400n method=bdf.print tran v(a) v(b) v(ci) v(s) v(co)1.5.3在W-Edit 中觀看模擬結果如下:1.6四位全加器：1.6.1電路及符號1.

9、6.2四位全加器直流分析:.include C:Documents and SettingsAdministrator.LENOVO-9011394C桌面09045401集成電路綜合設計e005_tannertannerTSpice70modelsml2_125.md.param l=0.5uvvdd Vdd GND 5.0.vector A A3 A2 A1 A0.vector B B3 B2 B1 B0va A GND BUS (0011 1110 1100 1010 lt=50n ht=50n on=5 off=0 rt=5n ft=5n) vb B GND BUS (1101 0111

10、 1010 0101 lt=50n ht=50n on=5 off=0 rt=5n ft=5n).tran/op 1n 200n method=bdf.print tran v(Cout) v(S3) v(S2) v(S1) v(S0)1.6.3在W-Edit 中觀看模擬結果如下:2.使用 L-Edit 畫布局圖2.1 PMOS版圖：2.2 NMOS版圖：2.3輸入端口的繪制PortA:以上PMOS、NMOS、節(jié)點、端口在畫反相器版圖時需調用，本次實驗中調用初始遇到問題，用copy 不能把他們復制進去調用，需要用instance ：2.4 PMOS NMOS基板節(jié)點組件PMOS 基板節(jié)點組件

11、NMOS 基板節(jié)點組件2.5反相器版圖2.6 4位全加器的版圖2.7 T-Spice 模擬：.include C:UsersmengDesktope005_tannertannerTSpice70modelsml2_125.mdM1 OUT A GND PMOS L=2u W=5uM2 OUT A GND PMOS L=2u W=5uvvdd Vdd GND 5va A GND PULSE (0 5 0 5n 50n 100n).tran/op 1n 400n method=bdf.print tran v(A) v(OUT)*Total Nodes:4*total Elements:23.

12、DRC報告文件DRC by Tanner Researchs L-Edit Version 9.00File:D:集成電路綜合設計e005_tannertannerLEdit90add4EX14.tdbCell:LightsDate:Sun May 27 22:30:13 2012Bin Size = 100.0000 locator units0 errors.0 warnings.Select layer generation elapsed time: 00:00:00 (0.00%).Merge/Boolean layer generation elapsed time: 00:00:

13、04 (57.14%).DRC rule checking elapsed time: 00:00:03 (42.86%).Total DRC elapsed time: 00:00:07.4使用LVS 對比反相器：生成的inv.spc文件：LVS對比：但是對比出錯：反相器LVS始終對比不出，錯誤如上，但修改多次終于成功。5.實驗總結：通過本學期的集成電路課程設計的學習，我基本上了解了e005_tanner軟件的使用方法。在這個學期里，我使用了S-Edit、T-Spice、L-Edit 三個軟件。分別用來畫電路原理圖，仿真波形以及畫布局圖。在這個實驗中，S-Edit最好學，只需要按照原理圖放置元件即可，T-Spice次之，在仿真時，很容易出錯，需要一步步設置。