計算機硬件技術(shù)基礎(chǔ)4

1、第一章 微型計算機系統(tǒng)概論 第二章 微處理器和指令系統(tǒng) 第三章 匯編語言程序設(shè)計 第四章 存儲器 第五章 I/O接口與總線 第六章 中斷與中斷控制 第七章 定時器/計數(shù)器電路 第四章 存儲器 第三章 匯編語言程序設(shè)計 3.1 3.1 匯編語言概述匯編語言概述 3.2 3.2 匯編語言程序結(jié)構(gòu)與語句格式匯編語言程序結(jié)構(gòu)與語句格式 3.3 3.3 偽指令語句偽指令語句 3.4 3.4 匯編語言程序設(shè)計基礎(chǔ)匯編語言程序設(shè)計基礎(chǔ) 3.5 3.5 模塊化程序設(shè)計技術(shù)模塊化程序設(shè)計技術(shù) 計算機硬件技術(shù)基礎(chǔ) 第四章 存儲器 本章七個要點： 現(xiàn)代高檔微機系統(tǒng)的存儲器體系結(jié)構(gòu) 半導(dǎo)體存儲器的分類與選用原則 存儲

2、器芯片與CPU的接口特性 內(nèi)存儲器系統(tǒng)的構(gòu)成原理 高速緩存器（Cache)基本原理 虛擬存儲器管理機制 AT技術(shù)標準的內(nèi)存配置及結(jié)構(gòu) 存儲器存儲器 存儲方式存儲方式 存儲單元存儲單元8位二進制位二進制字節(jié)字節(jié)編號編號地址地址 一、 現(xiàn)代高檔微機系統(tǒng)的存儲器體系結(jié)構(gòu) 1、分級存儲器結(jié)構(gòu) 2、虛擬存儲器結(jié)構(gòu) 二、 半導(dǎo)體存儲器的分類與選用原則 1、分類及特點 2、選用原則 ROM與RAM的選用 ROM類型的選用 RAM類型的選用 芯片型號的選用 掩模ROM PROM EPROM E PROM Flash ROM 2 （4個層面） SRAM DRAM 內(nèi)存條 Flash ROM特點：特點： 兼具兼具

3、EEPROMEEPROM、SRAMSRAM和和DRAMDRAM的優(yōu)點的優(yōu)點 Flash ROM應(yīng)用：應(yīng)用： 主板、顯卡主板、顯卡BIOS 移動存儲器移動存儲器 MP3播放器播放器 數(shù)碼相機、攝像機存儲卡數(shù)碼相機、攝像機存儲卡 嵌入式、便攜式系統(tǒng)電子盤嵌入式、便攜式系統(tǒng)電子盤 典型典型Flash ROM芯片：芯片： SST28EF020（256KB) Intel28F032SA（4MB） 速度高、密度大；速度高、密度大； 非易失（掉電時信息不丟失）；非易失（掉電時信息不丟失）； 內(nèi)含命令、狀態(tài)寄存器，可在系統(tǒng)編程；內(nèi)含命令、狀態(tài)寄存器，可在系統(tǒng)編程； 可整片可整片/ /按扇區(qū)按扇區(qū)/ /按頁面按

4、頁面/ /按字節(jié)擦寫；按字節(jié)擦寫； 有數(shù)據(jù)保護、保密能力。有數(shù)據(jù)保護、保密能力。 三、 存儲器芯片與CPU的接口特性 1、各種芯片的共性 2、DRAM的特殊性 設(shè)計/擴展存儲器系統(tǒng)的基礎(chǔ) 動態(tài)刷新 地址線二路復(fù)用 DRAM存儲條及其接口特性 1. 各種存儲器芯片的接口共性 4類接口 信號線 （電源 線除外） 數(shù)據(jù)線 地址線 片選線 讀/寫控制線 直連 直連 地址 譯碼器 DB 低位 高位 AB 匹配 直連 等待產(chǎn)生電路等待產(chǎn)生電路 CB相應(yīng)線 CPU 不匹配不匹配 關(guān)鍵：高低位 AB如何劃分 根據(jù)譯碼方式的不同，可有三種常用片選控制方法： 1、線選法 2、全譯碼法 3、局部譯碼法 1.1.線選

5、法線選法 除將低位地址線直接接片內(nèi)地址外，把余下除將低位地址線直接接片內(nèi)地址外，把余下 的高位地址線分別作為各個存儲器芯片內(nèi)片的高位地址線分別作為各個存儲器芯片內(nèi)片 選控制信號。選控制信號。 注意：片選地址線每次尋址時只能有一位有效，不注意：片選地址線每次尋址時只能有一位有效，不 允許同時有多位有效。允許同時有多位有效。 A10A10A0A0 2KB2KB (1)(1) 2KB2KB (2)(2) 2KB2KB (3)(3) 2KB2KB (4)(4) 2KB2KB (5)(5) CSCSCSCSCSCS CSCSCSCS A11A11 A12A12 A13A13 A14A14 A15A15

6、常用片選常用片選 控制方法：控制方法： 線選法線選法 局部譯碼法局部譯碼法 全譯碼法全譯碼法 常用片選常用片選 控制方法：控制方法： 線選法線選法 局部譯碼法局部譯碼法 全譯碼法全譯碼法 2.2.局部譯碼法局部譯碼法 對高位地址總線中的一部分對高位地址總線中的一部分( (而不是全部而不是全部) ) 進行譯碼，以產(chǎn)生各存儲器芯片的片選控進行譯碼，以產(chǎn)生各存儲器芯片的片選控 制信號。制信號。 A11A11A0A0 2KB2KB (1)(1) 2KB2KB (2)(2) 2KB2KB (8)(8) CSCS CSCSCSCS Y0Y0 Y1Y1 Y7Y7 譯譯 碼碼 器器 A15A15A12A12

7、中任三根中任三根 當(dāng)采用線選法地址線不夠用，而又不需要全部存當(dāng)采用線選法地址線不夠用，而又不需要全部存 儲空間的尋址能力時，可采用這種方法。儲空間的尋址能力時，可采用這種方法。 常用片選常用片選 控制方法：控制方法： 線選法線選法 局部譯碼法局部譯碼法 全譯碼法全譯碼法 4KB4KB (1)(1) A11A11A0A0 A15A15A12A12 譯譯 碼碼 器器 4KB4KB (2)(2) 4KB4KB (16)(16) CSCSCSCSCSCS Y0Y0 Y1Y1 Y15Y15 3.3.全譯碼法全譯碼法 對高位地址總線全部譯碼，譯碼輸出作為各對高位地址總線全部譯碼，譯碼輸出作為各 芯片的片選

8、信號。芯片的片選信號。 線選法和局都譯碼法雖電路簡單，但都線選法和局都譯碼法雖電路簡單，但都 存在地址重疊和地址不連續(xù)問題，使尋址空存在地址重疊和地址不連續(xù)問題，使尋址空 間利用率降低，所以一般多采用全譯碼法。間利用率降低，所以一般多采用全譯碼法。 back DRAM存儲條： SIMM 30腳內(nèi)存條8（1）位 SIMM 72腳DRAM(或)EDO內(nèi)存條32（4）位 DIMM 168腳SDRAM內(nèi)存條64（8）位 DDR/DDR2 184腳SDRAM內(nèi)存條DIMM速率的2/4倍 RDRAM(RAMBUS DRAM) 184腳內(nèi)存條 各類內(nèi)存條接口特性及安裝規(guī)則： 2. DRAM存儲條及其接口特性

9、存儲條及其接口特性 四、 內(nèi)存儲器系統(tǒng)的構(gòu)成原理 三項任務(wù) 用M芯片構(gòu)成M系統(tǒng) 確定結(jié)構(gòu) 單體？多體？ 選擇芯片 設(shè)計接口 關(guān)鍵 對8位機，單體 對32位機，4體 對16位機，雙體 A0A23 BHE 80286 D0D15 地址 鎖存器 80286存儲器結(jié)構(gòu) A1A23 A0 BHE 地址總線 D0D7 D8D15數(shù)據(jù)總線 偶數(shù)存儲體 奇數(shù)存儲體 A2A31 BHE 80386 /80486 BE0 BE3 D0D31 地址 鎖存器 386/486存儲器結(jié)構(gòu) 存 儲 體 0 存 儲 體 1 存 儲 體 2 存 儲 體 3 數(shù)據(jù)收/ 發(fā)驅(qū)動器 A2A31 BE0 BE1 BE2 BE3 D0D

10、7D16D23 D24 D31 D8D15 D0D31 歸結(jié)為（8位）單體存儲器的設(shè)計： 芯片選擇芯片選擇 接口設(shè)計接口設(shè)計 位、字擴展位、字擴展 通過位擴展，滿足（8位）字長要求 通過字擴展，滿足字數(shù)（地址單元數(shù)）要求 重點是在地址分配基礎(chǔ)上的地址譯碼重點是在地址分配基礎(chǔ)上的地址譯碼 與地址總線的連接與地址總線的連接/轉(zhuǎn)換轉(zhuǎn)換 與控制總線的連接/轉(zhuǎn)換 與數(shù)據(jù)總線的連接/轉(zhuǎn)換 地址分配與地址譯碼、設(shè)置一般方法：地址分配與地址譯碼、設(shè)置一般方法： （1）根據(jù)實際存儲器容量要求，在系統(tǒng)存儲空間 中分配（確定）存儲地址范圍； （2）根據(jù)選定的存儲芯片，畫出地址分配圖/表； （3）選擇譯碼器件； （4

11、）根據(jù)地址分配圖/表和譯碼器件，畫出相應(yīng) 地址位圖，以此確定選片和選片內(nèi)單元的地址線； （5） 畫出片選譯碼電路。 （舉例說明）（舉例說明） 【例1】為某為某8 8位微機位微機( (地址總線為地址總線為1616位位) )設(shè)計一個設(shè)計一個12KB12KB 容量的存儲器，要求容量的存儲器，要求EPROMEPROM區(qū)為區(qū)為8KB8KB，從，從0000H0000H開始，采用開始，采用 27162716芯片；芯片；RAMRAM區(qū)為區(qū)為4KB4KB，從，從2000H2000H開始，采用開始，采用21142114芯片。芯片。 解：解：存儲器容量、存儲空間的位置及存儲芯片均給定，存儲器容量、存儲空間的位置及存

12、儲芯片均給定， 故設(shè)計工作從上述步驟（故設(shè)計工作從上述步驟（2 2）開始。）開始。 1.1.根據(jù)要求列出存儲器地址分配表根據(jù)要求列出存儲器地址分配表( (也可畫出存儲單元地址也可畫出存儲單元地址 分配圖分配圖) )： 方案一：方案一：ROMROM、RAMRAM分別譯碼方式分別譯碼方式 選用選用74LS13974LS139中的兩個中的兩個2-42-4線譯碼器對線譯碼器對ROMROM和和 RAMRAM分別進行選片譯碼，則據(jù)地址分配表可畫出分別進行選片譯碼，則據(jù)地址分配表可畫出 ROMROM、RAMRAM兩個地址位圖。兩個地址位圖。 兩種方案兩種方案 一次（分別）譯碼方案一次（分別）譯碼方案 二次（

13、統(tǒng)一）譯碼方案二次（統(tǒng)一）譯碼方案 外譯碼外譯碼( (選片選片) ) 譯碼譯碼 允許允許 譯碼譯碼 輸入輸入 內(nèi)譯碼內(nèi)譯碼( (選單元選單元) ) A15A15A14A14 A13A13A12A12A11A11A10A10A9A9 A8A8 A7A7 A6A6 A5A5 A4A4 A3A3 A2A2 A1A1 A0A0 0 00 00 0 0 00 00 0 0 00 00 0 0 00 00 0 0 00 0 0 01 1 1 10 0 1 11 1 ROM(1)ROM(1) ROM(2)ROM(2) ROM(3)ROM(3) ROM(4)ROM(4) ( (全全0 0到全到全1)1) 00

14、00000007FF07FF 080008000FFF0FFF 1000100017FF17FF 180018001FFF1FFF (a) ROM(a) ROM地址位圖地址位圖 (b) RAM(b) RAM地址位圖地址位圖 外譯碼外譯碼( (選片選片) ) 譯碼允許譯碼允許 譯碼譯碼 輸入輸入 內(nèi)譯碼內(nèi)譯碼( (選單元選單元) ) A15A15 A14A14A13A13 A12A12A11A11A10A10A9A9 A8A8 A7A7 A6A6 A5A5 A4A4 A3A3 A2A2 A1A1 A0A0 0 00 01 10 0 RAM(1)RAM(1) RAM(2)RAM(2) RAM(3)

15、RAM(3) RAM(4)RAM(4) ( (全全0 0到全到全1)1) 2000200023FF23FF 2400240027FF27FF 280028002BFF2BFF 2C002C002FFF2FFF 0 00 01 10 0 0 00 01 10 0 0 00 01 10 0 0 00 0 0 01 1 1 10 0 1 11 1 q ROM ROM區(qū)和區(qū)和RAMRAM區(qū)的區(qū)的“片片”地址不同，造成了地址不同，造成了 地址位圖上用于芯片內(nèi)部譯碼和外部譯地址位圖上用于芯片內(nèi)部譯碼和外部譯 碼的地址線數(shù)目不同；碼的地址線數(shù)目不同； q ROM ROM和和RAMRAM在地址空間的位置不同，

16、作為在地址空間的位置不同，作為 外部譯碼的譯碼輸入線和譯碼允許地址外部譯碼的譯碼輸入線和譯碼允許地址 線的邏輯值也不同。線的邏輯值也不同。 注意：注意： 根據(jù)地址位圖，可畫出產(chǎn)生存儲器片選信號的譯碼電路：根據(jù)地址位圖，可畫出產(chǎn)生存儲器片選信號的譯碼電路： 方案一的片選譯碼電路方案一的片選譯碼電路 A15A15 A14A14 A13A13 A12A12 A11A11 A10A10 MREQMREQ & & & & E E A A B B E E A A B B 0 0 1 1 2 2 3 3 0 0 1 1 2 2 3 3 0000000007FF07FF 080008000FFF0FFF 10

17、00100017FF17FF 180018001FFF1FFF 2000200023FF23FF 2400240027FF27FF 280028002BFF2BFF 2C002C002FFF2FFF 去去4 4片片 ROM2716ROM2716 芯片芯片CSCS 去去4 4片片 RAM2114RAM2114 芯片芯片CSCS 74LS74LS 139139 1 方案二：二次譯碼方式方案二：二次譯碼方式 先以先以2K2K個地址為單位進行個地址為單位進行“一次一次 譯碼譯碼”，得到一些片地址為，得到一些片地址為2K2K的片選的片選 信號；信號； 再利用其中的某一條或某幾條譯再利用其中的某一條或某幾

18、條譯 碼輸出線，與一條地址線進行碼輸出線，與一條地址線進行“二次二次 譯碼譯碼”，得到片地址為，得到片地址為1K1K的片選信號。的片選信號。 外譯碼外譯碼內(nèi)譯碼內(nèi)譯碼 譯碼譯碼 允許允許 譯碼輸譯碼輸 入入 A15A15 A14A14A13A13 A12A12 A11A11 A10A10 A9A9 A8A8 A7A7 A6A6A5A5A4A4 A3A3 A2A2 A1A1 A0A0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 00 0 1 10 00 0 0 00 01 1 1 10 01 1 0 01 10 0 1 11 10 0 0 00 0 0 00 0 00000

19、00007FF07FF Y0Y0 Y1Y1 Y2Y2 Y3Y3 080008000FFF0FFF 1000100017FF17FF 180018001FFF1FFF 2000200023FF23FF 2400240027FF27FF 280028002BFF2BFF 2C002C002FFF2FFF 2000200027FF27FF 280028002FFF2FFF Y4Y4 Y5Y5 二次譯碼二次譯碼內(nèi)譯碼內(nèi)譯碼 0 0 1 1 0 0 1 1 方案二的地址位圖方案二的地址位圖 ROMROM 區(qū)區(qū) RAMRAM 區(qū)區(qū) A11A11 A12A12 A13A13 A14A14 A15A15 A1

20、0A10 MREQMREQ A A B B C C E1E1 E2E2 E3E3 Y0Y0 Y1Y1 Y2Y2 Y3Y3 Y4Y4 Y5Y5 Y6Y6 Y7Y7 74LS74LS 138138 0000000007FF07FF 080008000FFF0FFF 1000100017FF17FF 180018001FFF1FFF 2000200027FF27FF 280028002FFF2FFF & & & & & & & & 2000200023FF23FF 2400240027FF27FF 280028002BFF2BFF 2C002C002FFF2FFF 去去4 4片片 ROMROM CS

21、CS 去去4 4片片 RAMRAM CSCS 方案二的片選譯碼電路方案二的片選譯碼電路 MREQMREQ AB0AB01515 A10A10 A11A11 A12A12 A13A13 A14A14 A15A15 0 0 1 1 2 2 3 3 4 4 5 5 6 6 7 7 A A B B C C E1E1 E2E2 E3E3 74LS13874LS138 DB0DB07 7 & & & & & & & & MEMWMEMW 27162716 CSCS A0A0A10A10 27162716 CSCS A0A0A10A10 27162716 CSCS A0A0A10A10 27162716 C

22、SCS A0A0A10A10 D0D03 3 A0A0A9A9 21142114 WEWE CS CS A0A0A9A9 21142114 WEWE CS CS A0A0A9A9 21142114 WEWE CSCS A0A0A9A9 21142114 WEWE CSCS D4D47 7 A0A0A9A9 21142114 WEWE CSCS A0A0A9A9 21142114 WEWE CS CS A0A0A9A9 21142114 WEWE CSCS A0A0A9A9 21142114 WEWE CSCS 方案二：方案二： 實際上，也不一定要按前述實際上，也不一定要按前述 一般方法按部就班

23、地設(shè)計，而可一般方法按部就班地設(shè)計，而可 以邊分析，邊設(shè)計、畫圖。以邊分析，邊設(shè)計、畫圖。 （舉例）（舉例） 【例例2】試用8K4位存儲芯片設(shè)計一個48KB容量 的 8位單體存儲器。設(shè)地址總線為A19A0 ,存儲 器起始地址為90000H。 解解：（：（1）位擴展）位擴展確定芯片數(shù)/組，滿足字長要求； （組內(nèi)各芯片CS端并聯(lián)，數(shù)據(jù)線分聯(lián)） （2）字擴展）字擴展確定組數(shù)，滿足容量要求； （各組CS端分聯(lián)，對應(yīng)數(shù)據(jù)端并聯(lián)） （3）選擇譯碼芯片，進行地址譯碼設(shè)置）選擇譯碼芯片，進行地址譯碼設(shè)置 滿足地址范圍要求； （4）直接畫出接口連接圖。）直接畫出接口連接圖。 【例【例2】設(shè)計結(jié)果圖：】設(shè)計結(jié)果圖

24、： CSCS （1111） 8k8kx x4 4位位 CSCS （1212） 8k8kx x4 4位位 CSCS （2 2） 8k8kx x4 4位位 CSCS （1 1） 8k8kx x4 4位位 74LS13874LS138 A A18 18 A A17 17 A A16 16 A A15 15 A A14 14 A A13 13 A A19 19 MRMR MWMW D D7 7 D D0 0 A A12 12 A A0 0 | | D D7 7 D D4 4 D D3 3 D D0 0 D D3 3 D D0 0D D7 7 D D4 4 Y Y7 7 Y Y1 1 Y Y0 0 .

25、. . . . . . . . . . . Y Y2 2 Y Y5 5 G G1 1 C C B B A A G G2A 2A G G2B 2B . . . . . . & 存儲器擴充尋址存儲器擴充尋址 當(dāng)實際存儲容量要求超過微處理器的地址線所當(dāng)實際存儲容量要求超過微處理器的地址線所 能提供的最大尋址范圍時，或者幾個微處理器需要能提供的最大尋址范圍時，或者幾個微處理器需要 共享某一存儲區(qū)域時，常采用擴充尋址法。共享某一存儲區(qū)域時，常采用擴充尋址法。 常見的擴充尋址法有：常見的擴充尋址法有： 多存儲器模塊擴充尋址多存儲器模塊擴充尋址 存儲器地址變換及管理單元存儲器地址變換及管理單元(MMU)(M

26、MU)擴充尋址擴充尋址 1.1.多存儲器模塊擴充尋址多存儲器模塊擴充尋址 基本思想基本思想( (以具有以具有1616根地址線的根地址線的8 8位微機系統(tǒng)為例位微機系統(tǒng)為例) )： 將存儲器劃分為若干個將存儲器劃分為若干個64K(264K(216 16 ) )地址容量的存儲地址容量的存儲 模塊；模塊； 每個存儲模塊內(nèi)部的尋址信號仍由每個存儲模塊內(nèi)部的尋址信號仍由1616位地址總線位地址總線 控制而每個存儲模塊的選擇，則由塊選控制邏輯控制而每個存儲模塊的選擇，則由塊選控制邏輯 提供的塊選控制信號決定。提供的塊選控制信號決定。 訪問某個存儲單元時，必須經(jīng)過兩次地址譯碼：訪問某個存儲單元時，必須經(jīng)過兩

27、次地址譯碼： 一次譯碼送出一個塊選控制信號，選中該存儲單一次譯碼送出一個塊選控制信號，選中該存儲單 元所在的存儲模塊；二次譯碼選中該模塊的存儲元所在的存儲模塊；二次譯碼選中該模塊的存儲 單元，進行讀寫操作。單元，進行讀寫操作。 8 8位位 CPUCPU 1616 161616161616 8 8 或或1616 ABAB I/OI/O指令指令 塊選控塊選控 制邏輯制邏輯 存儲存儲 模塊模塊 0 0 存儲存儲 模塊模塊 1 1 存儲存儲 模塊模塊 7 7 0 00 0 1 1 7 77 7 1 1 8 88 88 88 8IOWIOWDBDB MR/WMR/WMR/WMR/W MR/WMR/W C

28、BCB 8 8 原理框圖：原理框圖： RESETRESET DB0DB07 7 AB0AB07 7 IOWIOW I/OI/O口口 地址譯地址譯 碼碼 portport D0D0 D7D7 CPCP R RQ0Q0 Q1Q1 Q7Q7 數(shù)數(shù) 據(jù)據(jù) 鎖鎖 存存 器器 0 0 1 1 7 7 選選 體體 信信 號號 如如74LS27374LS273 塊選控制邏輯實際上就是一個塊選控制邏輯實際上就是一個I/OI/O數(shù)據(jù)鎖存器，其數(shù)據(jù)鎖存器，其 位數(shù)等于存儲模塊個數(shù)，位數(shù)等于存儲模塊個數(shù)，CPUCPU通過向其端口寫入選擇某通過向其端口寫入選擇某 一存儲器模塊的控制字來選中所要訪問的模塊，同時禁一存儲器

29、模塊的控制字來選中所要訪問的模塊，同時禁 止其余模塊被訪問。止其余模塊被訪問。 塊選控制邏輯：塊選控制邏輯： 2.2.利用存儲器地址變換及管理單元利用存儲器地址變換及管理單元(MMU)(MMU)擴充尋址擴充尋址 q 基本思想：基本思想： 利用利用MMUMMU將來自將來自CPUCPU的的m m位地址變換成位地址變換成n n位位 (nm)(nm)地址。前者地址。前者m m位地址稱為邏輯地址，后位地址稱為邏輯地址，后 者者n n位地址稱為物理地址。邏輯地址到物理位地址稱為物理地址。邏輯地址到物理 地址的變換通過地址的變換通過MMUMMU中的映象控制完成。中的映象控制完成。 q原理框圖：原理框圖： C

30、PUCPU 存儲器邏輯存儲器邏輯 ABAB MMUMMU映映 像像 m m 位位 n n 位位 存儲器物理存儲器物理 ABAB DBDB CBCB 物理存物理存 儲器儲器 I/OI/O總線總線 用用MMUMMU擴充尋址的原理擴充尋址的原理 假設(shè)假設(shè)m=16m=16，n=18n=18，則地址變換過程如圖：，則地址變換過程如圖： A15A15A12A12A11A11A0A0 Y YY YY Y Y YX X X X X X X X X X X X X X X X X X X X X X X X 映象表映象表 邏輯地址邏輯地址,16,16個個4K4K字節(jié)字節(jié) 物理地址物理地址,64,64個個4K4K

31、字節(jié)字節(jié) 0 0 1 1 2 2 1414 1515 Y YY YY Y Y YZ Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z ZX X X X X X X X X X X X X X X X X X X X X X X X A17A17A12A12A11A11 A0A0 0 00 00 0 0 0 0 00 00 0 1 1 0 00 01 1 0 0 1 11 11 1 0 0 1 11 11 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 0 0 0

32、 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 由例可見，由例可見，地址變換的方法一般是：地址變換的方法一般是： 將邏輯地址的低位直接送入存儲器作為物將邏輯地址的低位直接送入存儲器作為物 理地址的低位，而高位作為映象表的輸入；經(jīng)理地址的低位，而高位作為映象表的輸入；經(jīng) 過映象變換后，將擴充后的地址位輸出用作物過映象變換后，將擴充后的地址位輸出用作物 理地址的高位。理地址的高位。 低位、高位的劃分則要根據(jù)具體要求而定低位、高位的劃分則要根據(jù)具體要求而定。 五五. 高速緩存器（高速緩存器（Cache)Cache)基本原理基本原理 CPUCPU 段段

33、( (頁頁) ) 地址地址 地址地址 索引索引 機構(gòu)機構(gòu) 命中命中 高位地址高位地址 低位地址低位地址 地址總線地址總線 數(shù)據(jù)總線數(shù)據(jù)總線 置換置換 控制器控制器 高速緩沖高速緩沖 存儲器存儲器 內(nèi)存內(nèi)存 CacheCache工作原理動畫演示工作原理動畫演示 Cache 與內(nèi)存映象方式與內(nèi)存映象方式 1.1.全關(guān)聯(lián)方式全關(guān)聯(lián)方式 CacheCache和內(nèi)存均分為若干個字節(jié)數(shù)相同的頁，內(nèi)存和內(nèi)存均分為若干個字節(jié)數(shù)相同的頁，內(nèi)存 中的任一頁都可被調(diào)入中的任一頁都可被調(diào)入CacheCache的任一頁中，所調(diào)入的任一頁中，所調(diào)入 頁的頁號需全部存入地址索引機構(gòu)中。頁的頁號需全部存入地址索引機構(gòu)中。 2

34、.2.直接映射方式直接映射方式 CacheCache中全部單元固定地劃分成頁，主存則劃分成段，中全部單元固定地劃分成頁，主存則劃分成段， 段再劃分為與段再劃分為與CacheCache數(shù)量和大小相同的頁，數(shù)量和大小相同的頁，CacheCache中的中的 各頁只接收主存中相同頁號的內(nèi)容。各頁只接收主存中相同頁號的內(nèi)容。 3.3.分組關(guān)聯(lián)方式分組關(guān)聯(lián)方式 這是前兩種方式的折衷：這是前兩種方式的折衷：CacheCache和內(nèi)存都分成對應(yīng)和內(nèi)存都分成對應(yīng) 的若干組；然后，組內(nèi)直接映射，組間全關(guān)聯(lián)映射。的若干組；然后，組內(nèi)直接映射，組間全關(guān)聯(lián)映射。 允許不同段中相同頁號的內(nèi)容同時存放在允許不同段中相同頁號

35、的內(nèi)容同時存放在CacheCache中。中。 保持保持Cache副本和內(nèi)存原本一致的方法：副本和內(nèi)存原本一致的方法： 1.1.通寫法通寫法-對對CacheCache寫入數(shù)據(jù)時，同時也將它寫入內(nèi)寫入數(shù)據(jù)時，同時也將它寫入內(nèi) 存，使內(nèi)存中始終保持最新數(shù)據(jù)。存，使內(nèi)存中始終保持最新數(shù)據(jù)。 這種方法的優(yōu)點是這種方法的優(yōu)點是CacheCache中任意頁的內(nèi)容都可被隨中任意頁的內(nèi)容都可被隨 時覆蓋，不會造成數(shù)據(jù)丟失；缺點是增加了寫內(nèi)存的等時覆蓋，不會造成數(shù)據(jù)丟失；缺點是增加了寫內(nèi)存的等 待時間，降低了系統(tǒng)性能。待時間，降低了系統(tǒng)性能。 2.2.回寫法回寫法-Cache-Cache中任一頁數(shù)據(jù)，只要在它存在

36、期間中任一頁數(shù)據(jù)，只要在它存在期間 發(fā)生過對它的寫操作，在該頁被覆蓋前必須將其發(fā)生過對它的寫操作，在該頁被覆蓋前必須將其 內(nèi)容寫回到對應(yīng)的內(nèi)存位置中去：如沒有被改寫，內(nèi)容寫回到對應(yīng)的內(nèi)存位置中去：如沒有被改寫， 無需回寫，可直接淘汰。無需回寫，可直接淘汰。 這種方法速度比通寫法快，但結(jié)構(gòu)要復(fù)雜得多。這種方法速度比通寫法快，但結(jié)構(gòu)要復(fù)雜得多。 六、 虛擬存儲器管理機制 1、段頁式管理思想 2、虛擬地址向物理地址的轉(zhuǎn)換 1、段頁式管理思想 8048680486存儲器分段分頁機制示意圖存儲器分段分頁機制示意圖 段選擇符段選擇符：偏移量偏移量 虛擬地址虛擬地址 15150 031310 0 分段機制分

37、段機制 線性地址線性地址 分頁機制分頁機制 31310 031310 0 物理地址物理地址 0 0 1 1 CR0CR0的的PGPG位位 1,1,分頁分頁 0,0,不分頁不分頁 虛擬地址空間是二維的，而線性地址空間和物理地虛擬地址空間是二維的，而線性地址空間和物理地 址空間都是一維的。址空間都是一維的。 分段分段是虛擬存儲器管理機制的基礎(chǔ)。是虛擬存儲器管理機制的基礎(chǔ)。 每個段均由三個參數(shù)定義：每個段均由三個參數(shù)定義： 段基地址段基地址-線性空間中段的開始地址線性空間中段的開始地址 段的界限段的界限-段內(nèi)可以使用的最大偏移量段內(nèi)可以使用的最大偏移量 段屬性段屬性-如可讀出或?qū)懭攵蔚奶貦?quán)級籌如可讀

38、出或?qū)懭攵蔚奶貦?quán)級籌 以上三個參數(shù)均存儲在段的描述符中。以上三個參數(shù)均存儲在段的描述符中。 分頁分頁是存儲器管理機制的第二部分，它是存儲器管理機制的第二部分，它 把線性地址空間中的任何一頁映射到物理空把線性地址空間中的任何一頁映射到物理空 間的一頁。間的一頁。 8048680486的虛擬地址向物理地址的轉(zhuǎn)換的虛擬地址向物理地址的轉(zhuǎn)換 全局或局部段描述符表全局或局部段描述符表 段選擇符段選擇符TIRPL段內(nèi)偏移量段內(nèi)偏移量 13 64位位 段描述符段描述符 基址基址 32位位 段基址段基址 + （邏輯地址）（邏輯地址） 線性地址線性地址頁目錄索引 頁目錄索引 頁表項索引頁表項索引 頁內(nèi)偏移量頁內(nèi)

39、偏移量 頁目錄表頁目錄表 頁目錄項頁目錄項 全局或局部描全局或局部描 述符表寄存器述符表寄存器 10 CR3 32位位210 =4KB 頁表頁表 頁表項頁表項 10 32位位210 =4KB 物理地址物理地址 2 2 級級 頁頁 表表 機機 構(gòu)構(gòu) 31 12 1211 0 20 3122 2112 110 共共214232=246=64TB 32位位 1532 10310 : 頁部件中的頁部件中的TLBTLB結(jié)構(gòu)及原理示意圖結(jié)構(gòu)及原理示意圖 0111231 0 1 30 31 比較比較 線性地址線性地址 線性地址位線性地址位31 12頁物理地址位頁物理地址位31 12 TLB 標記頁表數(shù)據(jù) 七

40、七. AT. AT技術(shù)標準的內(nèi)存配置及結(jié)構(gòu)技術(shù)標準的內(nèi)存配置及結(jié)構(gòu) 主存儲器主存儲器 （640KB)640KB) 內(nèi)內(nèi) 存存 保留區(qū)保留區(qū) （384KB384KB） 擴展擴展 （擴充）（擴充） 存儲器存儲器 XMSXMS （EMSEMS） 0 007FFFF07FFFF 08000008000009FFFF09FFFF 0A00000A00000BFFFF0BFFFF 0C00000C00000DFFFF0DFFFF 0E00000E00000EFFFF0EFFFF 0F00000F00000FFFFF0FFFFF 10000010000010FFFF10FFFF 110000110000F5

41、FFFFF5FFFF F60000F60000FDFFFFFDFFFF FE0000FE0000FEFFFFFEFFFF FF0000FF0000FFFFFFFFFFFF 0100000001000000 FFFFFFFFFFFFFFFF 系統(tǒng)板上系統(tǒng)板上512KB512KB系統(tǒng)存儲器系統(tǒng)存儲器 系統(tǒng)板上系統(tǒng)板上128KB I/O128KB I/O通道基本通道基本RAMRAM 128KB128KB視頻顯示視頻顯示RAMRAM 128KB I/O128KB I/O擴展擴展ROMROM 系統(tǒng)板上保留的系統(tǒng)板上保留的64KB,64KB,作為作為FE0000FE0000FEFFFFFEFFFF的副本的

42、副本 64KB64KB系統(tǒng)板系統(tǒng)板ROM(BIOSROM(BIOS等等),),其副本在其副本在FFOOOOFFOOOOFFFFFFFFFFFF 這這64KB64KB叫高位內(nèi)存區(qū)叫高位內(nèi)存區(qū)HMAHMA 14.32MB I/O14.32MB I/O通道擴充用存儲器通道擴充用存儲器, ,不用于系統(tǒng)板不用于系統(tǒng)板 512KB I/O512KB I/O通道擴充用存儲器通道擴充用存儲器, ,不用于系統(tǒng)板不用于系統(tǒng)板 系統(tǒng)板上保留的系統(tǒng)板上保留的64KB,64KB,其副本在其副本在0E00000E0000OEFFFFOEFFFF 系統(tǒng)板上系統(tǒng)板上64KB ROM(BIOS64KB ROM(BIOS等等),

43、),以以0F00000F0000 0FFFFF0FFFFF為副本為副本 （DOS環(huán)境下的內(nèi)存結(jié)構(gòu)）環(huán)境下的內(nèi)存結(jié)構(gòu)） 配置名稱配置名稱地址范圍（地址范圍（H）配配 置置 說說 明明 DOS環(huán)境下的內(nèi)存管理機制：環(huán)境下的內(nèi)存管理機制： 主存和內(nèi)存保留區(qū)（統(tǒng)稱為系統(tǒng)存儲器） 由DOS管理； UMBs、HMA和EMB要在DOS5.0以上OS 支持下，通過EMM軟件的專門驅(qū)動程序向 XMS”要”來。 XMS標準定義了三個特定區(qū)域：標準定義了三個特定區(qū)域： UMBs上位存儲塊，內(nèi)存保留區(qū)中空閑部分 HMA高位存儲區(qū)，10241088KB區(qū)間 EMB擴展存儲區(qū)，1088KB以上地址空間 （只能在保護方式下

44、用） 實地址方式 可用 49 【例題【例題3】現(xiàn)有現(xiàn)有RAM芯片的容量為芯片的容量為4K4位，位， 該芯片有數(shù)據(jù)線、地址線、片選信號線該芯片有數(shù)據(jù)線、地址線、片選信號線CS和讀和讀 寫控制線寫控制線WR；存儲器系統(tǒng)的地址空間如圖所；存儲器系統(tǒng)的地址空間如圖所 示。示。 （1）該）該RAM有幾根地址線？幾根數(shù)據(jù)線？有幾根地址線？幾根數(shù)據(jù)線？ （2）這種）這種RAM芯片搭成圖中所示的地址空芯片搭成圖中所示的地址空 間，需幾塊這樣的芯片？共分幾個芯片組？間，需幾塊這樣的芯片？共分幾個芯片組？ （3）設(shè)系統(tǒng)地址線為）設(shè)系統(tǒng)地址線為20根，數(shù)據(jù)線為根，數(shù)據(jù)線為8根，根， 請將這些芯片按圖所示的地址空間進

45、行請將這些芯片按圖所示的地址空間進行RAM 擴展，畫出其擴展連線圖。擴展，畫出其擴展連線圖。 （4）請用三八線譯碼器）請用三八線譯碼器74LS138按圖中所按圖中所 示的地址空間對這些芯片譯碼。示的地址空間對這些芯片譯碼。 0000H 2000H 6000H 7000H 【討論題3】下圖為8086存儲器的部分接口連線圖， 試分析寫出： （1）存儲體M1的尋址范圍； （2）存儲體M0的尋址范圍； （3）存儲器的總?cè)萘俊?CS A15A0 M1 D7D0 CS A15A0 M0 D7D0 1 1 & A16A1 BHE A0 M/IO A17 A18 A19 D15D8 D7D0 1 16 16 16 8 8 解：解：1） 分別確定ROM和RAM的芯片組數(shù)與每組 芯片數(shù)： ROM2組，1片/組 RAM3組，2片/組 2）選擇譯碼方案和譯碼芯片，進行地址譯碼設(shè)置 可ROM、RAM用一個譯碼芯片一起譯碼， 也 可兩者用兩個譯碼芯片分別譯碼。 （設(shè)用一個74139一起譯碼，邊分析，邊設(shè)計畫圖） 53 注意注意 & & A1