畢業(yè)設計（論文）任意波形信號發(fā)生器

1、（輸入章及標題）畢業(yè)設計(論文) 任意波形信號發(fā)生器學 院 年級專業(yè) 03級電子信息工程 學生姓名 指導教師 專業(yè)負責人 答辯日期 2007年6月24日 iii畢業(yè)設計(論文)任務書學院：信息學院 系級教學單位：電子與通信工程系 學號學生姓名專 業(yè)班 級03電(3)課題題 目任意波形發(fā)生器的開發(fā)來 源自擬主要內容查閱大量有關智能儀器的資料，了解其原理，給出任意波形發(fā)生器系統(tǒng)總體設計方案，硬件電路圖，軟件編程，調試?；疽蟛橘Y料，了解智能儀器原理，任意波形發(fā)生器的實現(xiàn)技術，給出自己的設計方案，畫出硬件圖，軟件編程設計，上機調試。參考資料1電子測量儀器2智能儀器3mcs51單片機原理及應用4 期

2、刊雜志周 次14周58周912周1316周1718周應完成的內容查資料，閱讀相關文獻，總體方案設計總體方案的設計，硬件設計硬件設計，軟件設計編程軟件設計編程調試軟件調試，寫論文，答辯指導教師：肖麗萍職稱：副教授系級教單位審批：摘要摘 要任意波形發(fā)生器是信號源的一種，它是具有信號源所具有的特點，更因它高的性能優(yōu)勢而倍受人們青睞。信號源主要給被測電路提供所需要的己知信號(各種波形)，然后用其它儀表測量感興趣的參數(shù)?？梢娦盘栐丛诟鞣N實驗應用和試驗測試處理中，它不是測量儀器，而是根據(jù)使用者的要求，作為激勵源，仿真各種測試信號，提供給被測電路，以滿足測量或各種實際需要。本論文的主要任務是基于dds技術，

3、ad760為核心，89c52單片機作為控制器設計一個性能優(yōu)良的任意波形發(fā)生器。論文中主要對微機控制的任意波形發(fā)生器的軟硬件設計進行了相應的研究，由cpu, dac，計數(shù)器，定時器模塊組成主要是用于對上層波形數(shù)據(jù)的接收，存儲，同時可以單獨使用，通過cpu向dac發(fā)送所需波形數(shù)據(jù)。軟件部分是開發(fā)一個任意波形發(fā)生器的波形編輯軟件。通過該軟件用戶可以設置各種波形參數(shù)，進而控制硬件模塊產(chǎn)生相應的波形信號通過串口下載到硬件系統(tǒng)。該軟件集中體現(xiàn)了任意波形發(fā)生器的“任意”性，它具有強大的波形生產(chǎn)、編輯及處理功能。波形生產(chǎn)方式包括數(shù)學函數(shù)產(chǎn)生波形、手動繪制波形;可以改變波形的幅度和相位。最后概括總結了全文，給出

4、了結論，并說明了系統(tǒng)設計中待改進的工作。關鍵詞 任意波形、dds、89c5261abstractthe arbitrary waveform generator is one kind of the signal source, it has the characteristics that there are the signal sources, favored by people because of its high performance advantage. the signal source provides the known signals needed for circui

5、t-under-test mainly (various kinds of wave forms), then measure the parameter that is interested in with other instrument. it is obvious the signal source is used and test testing while dealing with in various kinds of experiments, it is not a measuring instrument, but according to the request of us

6、er, as encourage source ,emulation various kinds of test signal, offer to the circuit-under-test, in order to meet measurement or various kinds of actual needs.the main task of this thesis is to develop the core of regarding digital simulation chip ad760 of ad company as because of dds technology ,

7、cygnal company 89c52 one-chip computer designs a of good performance arbitrary waveform generator as the controller .thesis design corresponding research to arbitrary waveform generator and hardware of generator that computer control mainly ,by cpu, dac, the counter，timer module is it is it receive

8、to upper strata waveform datum toused for mainly to make up, store, can use alone at the same time, send thenecessary waveform data to dac through cpu. the part of the software is the software for editing of waveform whichdevelops a arbitrary waveform generator. can set up various kinds ofwave form

9、parameter through this software user, control hardware moduleproduce corresponding waveform signal download through one uart tothe hardware system. software this embody a concentrated reflection ofarbitrary waveform arbitrary of generator, it with power wave formproduce, edit and punish the function

10、. the mode of production of thewaveform including mathematics function produces the wave form, drawsthe waveform manually; can change the range of the waveform and phaseplace.keywords arbitrarily wave form、dds、89c52目 錄摘 要iabstractii第1章 緒論11.1 概述11.2 國內外波形發(fā)生器的發(fā)展狀況21.2.1任意波形發(fā)生器的發(fā)展狀況21.2.2研制任意波形發(fā)生器的目的及

11、意義41.3 本文研究內容4第2章 任意波形發(fā)生器的設計方案與理論分析72.1 任意波形發(fā)生器原理72.1.1直接模擬法72.1.2直接數(shù)字法72.2 任意波形發(fā)生器的設計方案102.2.1任意波形發(fā)生器的總體設計方案102.3 任意波形發(fā)生器的理論分析112.3.1理想dds的譜分布122.3.2 dds的相位噪聲132.4小結14第3章 任意波形發(fā)生器的硬件設計153.1 題目分析及方案論證153.1.1波形發(fā)生器153.1.2幅度控制方法163.2 系統(tǒng)設計173.2.1總體設計思路173.3小節(jié)17第4章 各模塊具體實現(xiàn)原理分析和說明194.1波形表生成模塊194.2頻率控制模塊194

12、.3數(shù)模轉換及幅度控制模塊204.4濾波處理模塊214.5波形數(shù)據(jù)存儲224.6小結22第5章 任意波形發(fā)生器的軟件設計235.1 波形編輯軟件總體設計235.2系統(tǒng)軟件流程圖235.2.1軟件功能及算法255.3 誤差分析255.3.1 相位誤差255.3.2 幅值量化誤差265.3.3由于d/a變換器的非理想特性引起的誤差265.3.4電源噪聲265.3.5運放帶來的誤差265.4小結26結 論27參考文獻29附錄131附錄235附錄339附錄453致謝57第1章 緒論第1章 緒論1.1 概述信號源有很多種，包括正弦波信號源、函數(shù)發(fā)生器、脈沖發(fā)生器、掃描發(fā)生器、任意波形發(fā)生器、合成信號源等

13、。一般來講任意波形發(fā)生器，是一種特殊的信號源，綜合具有其它信號源生成能力，因而適合各種仿真實驗的需要。主要有這樣的功能：(1)函數(shù)功能函數(shù)信號源是使用最廣的通用信號源，它能提供正弦波、鋸齒波、方波、脈沖波等波形，有的還同時具有調制和掃頻能力、眾所周知，在基礎實驗中設計一種電路，需要驗證其性能、可靠性與穩(wěn)定性，就需要給它施加理想的波形以辨別真?zhèn)?。如可使用信號源的dc補償功能對固態(tài)電路控制dc偏壓電平;可對一個懷疑有故障的數(shù)字電路，利用信號源的方波輸出作為數(shù)字電路的時鐘，同時使用方波加dc補償產(chǎn)生有效的邏輯電平模式輸出，觀察該電路的運行狀況，而證實故障缺陷的地方，總之，利用任意波形發(fā)生器這方面的基

14、礎功能，能仿真基礎實驗室所必須的信號。(2)任意波形眾所周知，在實際的電子環(huán)境所設計的電路在運行中，由于各種干擾和響應的存在，實際電路往往存在各種信號缺陷和瞬變信號，例如圖1-1 尖峰脈沖 圖1-2 頻率突變過脈沖、尖峰、阻尼瞬變等(見圖1-1，圖1-2)，這些情況的發(fā)生，如在設計之初沒有考慮進去，有的將會產(chǎn)生災難性的后果。例如圖1-1中a處過劍峰脈沖，如果給一個抗過沖能力差的電路，將可能會導致整個設備“燒壞”。由于任意波形發(fā)生器特殊的功能，為了增強任意波形生成能力，它往往依賴計算機通訊輸出波形數(shù)據(jù)。在計算機傳輸中，通過波形編輯軟件生成波形，有利于擴充儀器的能力，更進一步仿真模擬實驗。同時由于

15、編輯一個任意波形有時需要花費很長的時間和精力，并且每次編輯的波形可能有所差異，一般會在任意波形發(fā)生器內配置一定數(shù)量的非易失性存儲器?？梢园阉枰牟ㄐ螐挠嬎銠C接口下載到任意波形發(fā)生器的存儲器中。綜上所述，不論是在生產(chǎn)還是在科研與教學上，任意波形發(fā)生器是電子工程師信號仿真實驗的最佳工具。隨著我國經(jīng)濟和科技的發(fā)展，對相應的測試儀器和測試手段也提出了更高的要求，而任意波形發(fā)生器己成為測試儀器中至關主要的一類，因此開發(fā)任意波形發(fā)生器具有重大意義。1.2 國內外波形發(fā)生器的發(fā)展狀況1.2.1任意波形發(fā)生器的發(fā)展狀況任意波形發(fā)生器是能夠產(chǎn)生大量的標準信號和用戶定義信號，并保證高精度、高穩(wěn)定性、可重復性和易

16、操作性的電子儀器。任意波形發(fā)生器具有連續(xù)的相位變換、和頻率穩(wěn)定性等優(yōu)點，不僅可以模擬各種復雜信號，還可對頻率、幅值、相移、波形進行動態(tài)、及時的控制，并能夠與其它儀器進行通訊，組成白動測試系統(tǒng)，因此被廣泛用于白動控制系統(tǒng)、震動激勵、通訊和儀器儀表領域。在70年代前，信號發(fā)生器主要有兩類:正弦波和脈沖波，而函數(shù)發(fā)生器介于兩類之間，能夠提供正弦波、余弦波、方波、三角波、上弦波等幾種常用標準波形，產(chǎn)生其它波形時，需要采用較復雜的電路和機電結合的方法。這個時期的波形發(fā)生器多采用模擬電子技術，由分立元件或模擬集成電路構成，其電路結構復雜，且僅能產(chǎn)生正弦波、方波、鋸齒波和三角波等幾種簡單波形，輸出的波形具有

17、良好的相位噪聲、較低的寄生分量以及較快的開關速度等，但是模擬電路的漂移較大，使輸出的波形的幅度穩(wěn)定性差，而且模擬器件構成的電路存在著尺寸大、價格貴、功耗大等缺點，并且要產(chǎn)生較為復雜的信號波形則電路結構非常復雜。同時，主要表現(xiàn)為兩個突出問題，一是通過電位器的調節(jié)來實現(xiàn)輸出頻率的調節(jié)，因而很難將頻率調到某一固定值;二是脈沖的占空比不可調節(jié)。在70年代后，微處理器的出現(xiàn)，可以利用為處理器、a/d/和d/a,硬件和軟件是波形發(fā)生器的功能擴大，產(chǎn)生更加復雜的波形。這時期的波形發(fā)生器多以軟件為主，實質是采用微處理器對dac的程序控制，就可以得到各種簡單的波形。例如，令微處理器的累加器a白身循環(huán)增量，每增量

18、一次即向dac送出一個數(shù)，使dac有一個輸出。因為當a的內容達到最大值x55時，再增量一次，a的內容就變?yōu)樽钚≈?零)，然后可以繼續(xù)增加。如此，周而復始，就可以從dac輸出端獲得一個正相的階梯波。用同樣的方法還可獲得方波、鋸齒波、三角波等波形。軟件控制波形的一個最大缺點就是輸出波形的頻率低，主要時由cpu的工作速度決定的，如果想提高頻率可以改進軟件程序減少其執(zhí)行周期或提高cpu的時鐘周期，但這些辦法時有限度的，根本的辦法還是要改進硬件電路。當時的信號處理其時專用于心好處理的微處理器，時鐘頻率只有1-2mhz, a/d和d/a一般在8位左右，內部存儲容量也很小。因此，能夠產(chǎn)生正弦波的有效頻寬不會

19、超過1mhz，要獲得比較平滑的低失真度的波形，重復頻率不會超過l0khz。用數(shù)字方法的函數(shù)發(fā)生器尚處于開發(fā)階段，正式的商品還不多。到了1988年，出現(xiàn)幾種真正高性能、高價格的函數(shù)發(fā)生器、但是hp公司推出了型號為hp770s的信號模擬裝置系統(tǒng)，它由hp8770a任意波形數(shù)字化和hp1776a波形發(fā)生軟件組成。hp8770a實際上也只能產(chǎn)生8中波形，而且價格昂貴。不久以后，analogic公司推出了型號為data-2020的多波形合成器，lecroy公司生產(chǎn)的型號為9100的任意波形發(fā)生器等?，F(xiàn)代電子、計算機和信號處理等技術的發(fā)展，極大的促進了數(shù)字化技術在電子測量儀器的應用，使原有的模擬信號處理逐

20、步被數(shù)字信號處理所代替，從而擴充了儀器信號的處理能力，提高了信號測量的準確度、精度和變換速度，克服了模擬信號處理的諸多缺點，數(shù)字信號發(fā)生器隨之逐漸發(fā)展起來。目前任意波形發(fā)生器的基礎就是直接數(shù)字合成技術，用存儲器做查詢表通過數(shù)字形式存入的波形，由數(shù)/模轉換器產(chǎn)生所需要的任意波形。近幾年來，國際上任意波形發(fā)生器技術發(fā)展主要體現(xiàn)在以下幾個方面:(1)過去由于頻率很低應用的范圍比較狹小，輸出波形頻率的提高，使得任意波形發(fā)生器能應用于越來越廣的領域。任意波形發(fā)生器軟件的開發(fā)正使任意波形的輸入變得更加方便和容易。任意波形發(fā)生器通常允許用一系列的點、直線和固定的函數(shù)段把波形數(shù)據(jù)存入存儲器。同時可以利用一種非

21、常強有力的數(shù)學方程輸入方式，復雜的波形可以由幾個比較簡單的公式復合成v=f (t)形式的波形方程的數(shù)學表達式產(chǎn)生。各種計算機語言的飛速發(fā)展也推動了任意波形發(fā)生器軟件技術的發(fā)展。目前可以利用可視化編程語言(如visual basic ,visual c等等)編寫任意波形發(fā)生器的軟面板，這樣允許徒手從計算機顯示屏上輸入任意波形，來實現(xiàn)波形的輸入。(2)與vxi資源結合。目前，任意波形發(fā)生器由獨立的臺式儀器和適用于個人計算機的插卜以及新近開發(fā)的vxi模塊。由于vxi總線的逐漸成熟和對測量儀器的高要求，在很多領域需要使用vxi系統(tǒng)測量和產(chǎn)生復雜的波形，vxi的系統(tǒng)資源提供了明顯的優(yōu)越性，但由于開發(fā)vx

22、i模塊的周期長，而且需要專門的vxi機箱的配套使用，使得任意波形發(fā)生器vxi模塊僅限于航空、軍事及國防等大型領域。在民用方面，vxi模塊遠遠不如臺式儀器更為方便。(3)隨著信息技術蓬勃發(fā)展，臺式儀器在走了一段下坡路之后，又在繁榮起來。不過現(xiàn)在的新的臺式儀器的形態(tài)，和幾年前的己有很大的不同。這些新一代臺式儀器具有多種特性，可以執(zhí)行多種功能。而且外形尺寸與價格，都比過去的類似產(chǎn)品減少了一半1.2.2研制任意波形發(fā)生器的目的及意義 任意波形發(fā)生器是信號源的一種，它是具有信號源所具有的特點，更因它高的性能優(yōu)勢而倍受人們青睞。信號源主要給被測電路提供所需要的己知信號(各種波形)，然后用其它儀表測量感興趣

23、的參數(shù)?？梢娦盘栐丛诟鞣N實驗應用和試驗測試處理中，它不是測量儀器，而是根據(jù)使用者的要求，作為激勵源，仿真各種測試信號，提供給被測電路，以滿足測量或各種實際需要。目前我國己經(jīng)開始研制任意波形發(fā)生器，并取得了可喜的成果。但總的來說，我國任意波形發(fā)生器還沒有形成真正的產(chǎn)業(yè)。就目前國內的成熟產(chǎn)品來看，多為一些pc儀器插卜，獨立的儀器和vxi系統(tǒng)的模塊很少，并且我國目前在任意波形發(fā)生器的種類和性能都與國外同類產(chǎn)品存在較大的差距，因此加緊對這類產(chǎn)品的研制顯得迫在眉睫。1.3 本文研究內容對任意波形發(fā)生器的研制在國外己有報道，而國內在這方面報道較少，本論文的任務是根據(jù)任意波形發(fā)生器的特點和應用情況，結合新一

24、代高性能芯片設計一種使用簡單、性能優(yōu)良的任意波形發(fā)生器，該任意波形發(fā)生器能產(chǎn)生正弦波、方波，三角波等常用的標準信號，還能根據(jù)用戶的需要生成任意波形，整個系統(tǒng)采用單片機控制，論文主要研究在任意波形發(fā)生器設計時如何合理地確定設計方案，在系統(tǒng)的硬件設計時需要注意的問題以及如何進行電路設計，還有單片機軟件和生成任意波形編輯軟件的編寫等等問題。第2章 任意波形發(fā)生器的設計方案與理論分析第2章 任意波形發(fā)生器的設計方案與理論分析2.1 任意波形發(fā)生器原理目前信號發(fā)生的主要實現(xiàn)方法由直接模擬法、直接數(shù)字法兩種。2.1.1直接模擬法圖2-1 直接模擬法框圖這是傳統(tǒng)函數(shù)發(fā)生器的簡化基本結構，一般都是由白由振蕩器

25、產(chǎn)生原始波形，然后經(jīng)過轉換電路將原始波形轉換成其他波形，在上圖中三角波是由振蕩器產(chǎn)生的，方波是三角波通過比較器轉變而成的，正弦波是三角波通過一個波形整形電路(正弦波整形器)演變而來的，所需要波形經(jīng)過放大和衰減輸出，顯然這種方式產(chǎn)生的波形種類有限，每增加一種波形，都要增加相應的轉換電路，整個電路變得很復雜，最重要的是要產(chǎn)生用戶所需要的任意波形復雜的波形幾乎不可能。2.1.2直接數(shù)字法直接數(shù)字法是采用直接數(shù)字合成(direct digital synthesis)的方法實現(xiàn)信號產(chǎn)生。該技術具有頻率轉換速度快、頻率分辨率高、易于控制的突出特點。直接數(shù)字合成技術近年來發(fā)展得很快，而要產(chǎn)生任意波形就必須

26、采用直接數(shù)字很成技術。隨著dds技術的發(fā)展，出現(xiàn)了各種各樣的直接數(shù)字合成的結構，但基本上可以發(fā)成兩種:(1)基于地址計數(shù)器的數(shù)字頻率和成法(2)基于相位累加器的數(shù)字頻率和成法2.1.2.1基于地址計數(shù)器的直接數(shù)字和成法(1)結構框圖 地址記數(shù)器波形數(shù)據(jù)存儲器數(shù)/模轉換器時鐘地址波形數(shù)據(jù)輸出波形 圖2-2 基于地址計數(shù)器的直接數(shù)學合成結構框圖這是一種最簡單的直接數(shù)字很成方式，這種直接數(shù)字頻率合成器的結構包括地址計數(shù)器，存儲器和d/a轉換器。(2)工作原理將波形數(shù)據(jù)存儲于存儲器中，而后用可程控的時鐘信號為存儲器提供掃描地址，與每個地址相對應的數(shù)據(jù)則代表波形在等間隔取樣點上的幅度值。數(shù)據(jù)被送至dac

27、，從而產(chǎn)生一個正比于其數(shù)字編碼的電壓值，每個電壓值保持一個時鐘周期，直至新的數(shù)據(jù)送至dac，經(jīng)數(shù)模轉換后得到所需要的模擬電壓波形。在存儲器里的數(shù)據(jù)產(chǎn)生的波形是對“取樣波形”的階梯近似。假定地址計數(shù)器的時鐘頻率為fc，波形一周期內有n個采樣值，那么很成的波形頻率為如果改變地址計數(shù)器的時鐘頻率或rom的地址步進大小，合成波形的頻率都會隨著改變。而要改變波形，只要在只讀存儲器中寫入不同的數(shù)據(jù)。2.1.2.2.基于相位累加器的直接數(shù)字合成法(1)結構框圖圖2-3 基于相位累加器直接數(shù)字合成結構框圖這種結構中主要由相位累加器、數(shù)據(jù)rom, d/a變換器組成，它是種全新的直接數(shù)字合成方式。(目前國內外文獻

28、種提到的dds一般是指這種方式，下面不作說明均指這種方式)。(2)工作原理將要產(chǎn)生的波形數(shù)據(jù)存入波形存儲器，然后在參考時鐘的作用下，對輸入的頻率數(shù)據(jù)進行累加，并且將累加器的輸出一部分作為讀取波形發(fā)生器的地址，將讀出的波形數(shù)據(jù)經(jīng)d/a轉換為相應的電壓信號，d/a轉換器輸出的一系列的階梯電壓信號經(jīng)低通濾波后便輸出了光滑的很成波形信號。以合成正弦波為例，通常我們考慮一個正弦波時習慣使用正弦波的幅度一時間表達式。s (t) =asin(ax+)，正弦函數(shù)幅度的非線性使依據(jù)幅度產(chǎn)生任意頻率的正弦波非常困難，但我們注意到，正弦波的相位是線性變化的，dds技術的關鍵就在于充分利用了正弦波相位線性變化這一特性

29、，在dds芯片種，其核心部件是相位累加和sin函數(shù)表，下面作簡單介紹：相位累加器在功能上說實質是一個n位快速可循環(huán)累加器，n位的相位累加器在每一個時鐘來臨時與頻率控制所決定的相位增量a累加一次，計數(shù)大于時則白動溢出，保留后面n比特的數(shù)字于累加器中。每當相位累加器計數(shù)滿后，可白動循環(huán)重新累加，所以輸出相位可以保持連續(xù)變化，這就保證了輸出正弦波的連續(xù)性。相位累加器的輸出是隨時間不斷線性變化的用n位二進制數(shù)表達的相位信息，相位信息是無法直接利用的，必須設法把相位信息轉換成幅度信息，在dds技術中，人們把對應于不同相位的sine函數(shù)的幅度存儲在rom中，一般地，只要取相位累加器的高a位作為尋址信號，就

30、完全可以滿足精度的需要了。2.2 任意波形發(fā)生器的設計方案2.2.1任意波形發(fā)生器的總體設計方案(1)設計思路任意波形發(fā)生器產(chǎn)生的波形總體上可以分成兩類:正弦波和任意波(非正弦波)。對正弦波可以逐個讀出波形的每一個數(shù)據(jù)也可以間斷地讀出波形，這時波形的失真就會加大，但都可以通過濾波來改善失真。對任意(非正弦波)由于波形變化不規(guī)則，其中有豐富的諧波，因而這時不能簡單的用濾波的方法來改善波形失真(因濾波有可能把信號的有用部分給削減了)。所以當要合成產(chǎn)生任意波形時，應采取逐點讀出波形的每一個數(shù)據(jù)，要改變輸出頻率fc，可通過改變參考時鐘頻率fc或通過改變波形存儲器中存儲的波形周期的數(shù)目來實現(xiàn)，由于商dd

31、s芯片中rom表中的數(shù)據(jù)己固化，只能輸出正弦波。所以采用商用的dds芯片顯然很難直接實現(xiàn)任意波形的生成。(2)系統(tǒng)總體設計框圖根據(jù)以上分析，基于使用和性能的綜合考慮，設計的任意波形發(fā)生器的結構時采用直接數(shù)字合成結構的方式，采用相位相加累加器的方式，逐點讀出波形存儲器中波形的數(shù)據(jù)，經(jīng)過d/a轉換和低通濾波器后輸出所需要的任意波形，通過改變參考時鐘的頻率和計數(shù)的步長就可以實現(xiàn)波形頻率的改變。pc機單片cpu0-10vvout串行接口18位dac 圖2-4系統(tǒng)整體框圖2.3 任意波形發(fā)生器的理論分析dds的數(shù)學模型可歸結為:在每一個時鐘周期內，頻率控制碼k與n比特相位累加器累加一次，并同時對, n取

32、模運算，得到的相位值以二進制代碼的形式對ram進行尋址，輸出與該相位值相對應的數(shù)字化幅度值，再經(jīng)dac數(shù)模轉換完成離散信號到連續(xù)信號的轉變，最后經(jīng)低通濾波器濾波即可得到信號輸出。由dds的數(shù)學模型可知，dds的輸出頻率滿足 (2-1)當k=1時，dds有最小頻率輸出，則dds的最小頻率分辨率 (2-2)在實際的dds電路中，為了達到足夠小的頻率分辨率，通常將相位累加器的位數(shù)n取得較大，如n=32.但受體積和成本的限制，即使采用先進的存儲方法，ram的容量都遠小于此，因此在對ram尋址時，只是用相位累加器的高w位取尋址，這樣不可避免地引起誤差，即相位舍位誤差。其次，一個幅值在理論上只能用一個無限

33、長的二進制代碼才能精確表示，處于ram的存儲能力，只采用了s比特代碼來表示這一幅值，這必然會引起幅度量化誤差。另外，dac的有限分辨率以及非線性也會引起誤差。由此可見，dds存在引起誤差的多種原因，不可避免地會導致許多雜散分量的出現(xiàn)。事實上，雜散多且幅度較高一直是限制dds應用的主要因素。為獲取一個低雜散的信號輸出，對dds的頻譜分析就顯得尤為重要。2.3.1理想dds的譜分布所謂理想dds是指不存在相位誤差，幅度量化誤差以及dac誤差。此時，整個dds相當于一個理想采一保電路。nco相當于一個理想采樣器，dac則相當于一個理想保持電路，其系統(tǒng)沖激響應為 (2-3)采 樣器保持電路低通濾波s（

34、n）s（t）圖2-5理想dds等效電路 (2-4)信號處理理論有，時域的周期性與離散性和頻域的離散性與周期性存在著對偶的關系。出s (n)的離散性，知s (n)的頻譜以1/t為周期;另外可知s (n)是周期系列，其周期為/(，k)。其中(x, y)表示兩整數(shù)x與y的最大公約數(shù)。出信號處理理論可知，一個離散周期系列的頻譜可以這樣求得:即對它的一個離散周期作fft變換，所得出的頻譜再進行周期拓展，從而得到這個系列的頻譜。從而s (n)的頻譜是一些離散譜線，一個周期內共有 / (，k)根譜線?？紤]到lpf的截至頻率是fc/2，且實系列的頻譜關于f=0對稱，故再(o,fc/2)內，s(n)的頻譜是t=

35、 / (，k)離散譜線，而再在這些譜線中，幅度不為零的只有f= fck/2n,故理想dds情況下，s (n)在(0, fc/2)內沒有雜散。由(3)式可得h(t)的頻譜h(f) (2-5)其中sa(x)=sin(x)/x的是取樣函數(shù)時域卷積對應頻域相乘，可見，理想dac只是改變s (n)輸出頻譜的幅度和相位，并不增加新的頻率點。從而要考察dds輸出頻譜分布，只需考慮s (n)己夠。綜上，理想dds情況下，輸出s (t)在0, fc/2內沒有雜散。當然，根據(jù)信號理論里的無失真采樣定理，對波形的采樣必須達到奈奎斯特采樣速率才能最后無失真的恢復出原波形，在dds合成正弦波過程中，采樣的速率是fc，這

36、樣，合成頻率的值理論上應有f小于等于fc/2,實際上，輸出頻率一般為采樣頻率的30% -40%。2.3.2 dds的相位噪聲相位噪聲的基本概念。通常使用的相位使用的相位噪聲這個術語，實際上是正弦頻率的短期穩(wěn)定性。出于相位噪聲的存在，引起載波頻譜的擴展，其范圍可以從偏離載波小于1hz一直延伸到幾兆赫茲。頻率穩(wěn)定性是振蕩波在整個規(guī)定的時間范圍內產(chǎn)生相同頻率的一種量度。如果信號頻率存在瞬時的變化，不能保持其不變，那么信號源就存在著不穩(wěn)定性。它的起因就是相位噪聲。dds的相位噪聲主要決定于參考時鐘源的噪聲。可以認為dds是一個分頻比為/k的分頻器，設系統(tǒng)時鐘的相位噪聲為lc (fm)，則輸出信號的相位

37、噪聲理論可達 (2-6)通常，時鐘的相位噪聲指標較高，按理dds的輸出相噪聲會更好，不過，實際的輸出信號相噪遠達不到這一指標，因為dds的噪聲還取決于其外圍電路的噪聲。2.4小結本章講述了任意波形發(fā)生器的設計方案，闡述的兩種波形發(fā)生器的設計原理，直接模擬和直接數(shù)學方法，在下一章里，將介紹任意波形發(fā)生器的硬件設計方案。第3章 任意波形發(fā)生器的硬件設計第3章 任意波形發(fā)生器的硬件設計3.1 題目分析及方案論證3.1.1波形發(fā)生器方案一：采用傳統(tǒng)的直接頻率合成ds技術。這種方法能實現(xiàn)快速頻率變換，具有低相位噪聲以及各種方法中最高工作頻率。但由于才用大量的倍頻、分頻、混頻和濾波環(huán)節(jié)，導致直接頻率合成器

38、的結構復雜、體積龐大、成本高，而且容易產(chǎn)生過多的雜散分量難以達到較高的頻譜純度。更重要的是這種方法實現(xiàn)正弦波，或者進而由積分、微分等方法實現(xiàn)方波、三角波等標準波形，但確無法實現(xiàn)題目所要求的任意波形。方案二：采用鎖相環(huán)式頻率合成器。利用鎖相環(huán)，將壓控振蕩器vco的輸出頻率鎖定在所需頻率上。這種頻率合成器具有很好的窄帶跟蹤特性，可以很好地選擇所需頻率信號，抑制雜散分量，并且省去了大量的濾波器，有利于集成化和小型化。但由于鎖相環(huán)本身是一個惰性環(huán)節(jié)，鎖定時間較長，故頻率轉換時間較長。而且，由模擬方法合成的正弦波的參數(shù)，如幅度、頻率和相位都很難控制。除此之外，同方案1類似，此方案也無法實現(xiàn)任意波形的輸出

39、。方案三：采用直接數(shù)字式頻率合成器(direct digital fre-quencysynthesis，簡稱dds或ddfs )。用隨機讀寫存儲器ram存儲所需波形的量化數(shù)據(jù)，按照不同頻率要求以頻率控制字k為步進對相位增量進行累加，以累加相位值作為地址碼讀取存放在存儲器內的波形數(shù)據(jù)，經(jīng)d/a轉換和幅度控制，再濾波即可得所需波形(如圖3-1)。參考頻率源d/a轉換器相位累加器波形存儲器頻率控制字k圖3-1 直接數(shù)字合成流程由于dds具有相對帶寬很寬、頻率轉換時間極短(可小于20ns)、頻率分辨率可以做得很高(典型值為0. 001 hz)等優(yōu)點，另外，全數(shù)字化結構便于集成，輸出相位連續(xù)，頻率、相

40、位和幅度均可實現(xiàn)程控，而且理論上能夠實現(xiàn)任意波形，可以完全滿足本題目的要求。于是我們采用了此種方案。3.1.2幅度控制方法方案一：采用雙數(shù)模轉換技術，由單片機控制對dacos32置數(shù)，改變其輸出電流，經(jīng)電流/電壓轉換后通過電阻以電流源的形式作為高速乘法型d/a轉換器dac08的基準電流，由此即可由單片機控制輸出波形的幅度。但此種方法不能準確實現(xiàn)步進0. 1 v的要求，且當基準電平為零時，其輸出不一定為零。方案二：采用數(shù)控電位器組成的電阻分壓網(wǎng)絡，但由于數(shù)控電位器的分擋數(shù)不能滿足題目的要求，而組合接法又比較復雜，故未采用此種方案。方案三：幅度控制器由dac0832控制，利用其內部的電阻分壓網(wǎng)絡，

41、將其作為數(shù)控電位器使用。將dacos的輸出波形作為dac0832的電壓基準源的輸入，其輸出波形幅度將為v=(n/256)v in,其中n為單片機輸人的幅度控制字。我們采用了此種方法。通過一簡單的電阻分壓網(wǎng)絡調整運放輸出為峰峰值0-5v，再送人dac0832由單片機控制其幅度，從而實現(xiàn)峰峰值0. 1 v步進調整。為了消除波形表生成時所帶來的毛刺及生成正弦波時進行數(shù)模轉換所產(chǎn)生的高頻分量，我們在系統(tǒng)的后級設計了濾波器來提高產(chǎn)生的波形質量。方案一：采用二階切比雪夫低通濾波器。切比雪夫濾波器的幅度響應在通帶內是在兩個值之間波動，在通帶內的波動次數(shù)取決于濾波器的階數(shù)。理想的切比雪夫濾波器在靠近截止頻率的

42、部分有比巴特沃思濾波器更接近矩形的頻率響應。這一點是以通帶內允許波動為代價而得到的。方案二：采用二階巴特沃思低通濾波器。巴特沃思濾波器的幅度函數(shù)是單調下降的，由于n階低通巴特沃思濾波器的前(2n1)導數(shù)在=0處為零，所以巴特沃思濾波器也稱為最大平坦幅度濾波器。由于本題目中我們要濾除的頻率分量主要為d/a產(chǎn)生的高頻分量(1m和10m)，與我們所要保留的頻率( 20khz)相差很遠，所以相對來說，濾波器在通帶內的平坦程度對我們而言，比其衰減陡度更為重要，而且，巴特沃思濾波器的元件值也較合乎實際情況，不像絕大多數(shù)其他類型濾波器對元件值要求那么苛刻。在截止頻率附近，頻率響應鈍化可能使這些濾波器在要求截

43、止的地方不合要求。基于上述考慮，我們決定采用第二種方案。3.2 系統(tǒng)設計3.2.1總體設計思路根據(jù)題目的要求，我們經(jīng)過仔細分析，充分考慮各種因素，制定出了整體的設計方案：以單片機89c52為核心，完成四方面的功能:處理鍵盤數(shù)據(jù)，生成波形表存儲于雙口ram中;控制液晶顯示;控制dac0832進行幅值轉換;傳送頻率控制字k值給fpga處理。雙口ram的使用減少了單片機和fpga之間的通信，從而節(jié)省了單片機的資源，也使系統(tǒng)更為可靠。fpga主要用于實現(xiàn)dds技術中累加器的功能：一方面，在很大程度上提高了系統(tǒng)的速度；另一方面，我們將單片機的外圍芯片74ls377、74ls373、 74ls138、74

44、ls02都集中在fpga內，既充分利用了fpga的資源，又減少了單片機與外部設備的接口，提高了系統(tǒng)的可靠性。雙口ram中傳輸出的數(shù)據(jù)經(jīng)dac08完成數(shù)模轉換，由dac0832內部的電阻分壓網(wǎng)絡實現(xiàn)幅度控制，繼而經(jīng)過二階巴特沃思低通濾波器進行濾波，再經(jīng)運放和三極管進行擴流，從而可以得到所需的任意一種具有一定帶載能力的波形(系統(tǒng)框圖參見圖3-2)。prom雙口ram單片機89c52顯示鍵盤fpgad/a轉換幅度控制低通濾波擴流輸出圖3-2 系統(tǒng)硬件設計方案3.3小節(jié)本章講述了波形發(fā)生器的實現(xiàn)原理以及幅度和頻率控制的選擇方案，具體說明了每個方案的優(yōu)缺點，得出所選擇的方案，最后給出了總的硬件設計流程圖

45、。第4章 各模塊具體實現(xiàn)原理分析和說明第4章 各模塊具體實現(xiàn)原理分析和說明4.1波形表生成模塊(1)根據(jù)題目的基本要求：a可產(chǎn)生正弦波、方波、三角波三種周期性波形：b鍵盤輸人編輯生成上述三種波形的線性組合波形，以及由基波及其5次以下諧波線性組合的波形。 我們設計了下述實現(xiàn)方案：將歸一化的正弦波、方波三角波的5次諧波以下的波形存儲在prom中，每種波形存儲128個點。然后由單片機根據(jù)鍵盤輸人的不同要求，令各點數(shù)據(jù)乘以相應的系數(shù)并疊加，再將所得到的新的128個字節(jié)的數(shù)據(jù)送雙口ram，此時我們便得到了所需要的波形數(shù)據(jù)表。(2)根據(jù)題目的擴展要求:用鍵盤或其他輸人裝置產(chǎn)生任意波形。我們的實現(xiàn)方案為:使

46、用鍵盤輸人所需波形的一個周期內16個采樣點的數(shù)值，單片機采集數(shù)據(jù)后，進行線性插值，得到128個點的數(shù)值.送雙口ram，產(chǎn)生所需波形數(shù)據(jù)表。4.2頻率控制模塊這一模塊是由單片機控制fpga實現(xiàn)的。fpga完成相位累加器(結構圖見圖4-1)的功能，而頻率控制字k是由單片機給出的。n位加法器n位相位寄存器圖4-1 累加器結構圖之所以使用fpga而不用單片機實現(xiàn)累加器功能，是由于考慮到用單片機上限頻率無法滿足擴展部分200khz的要求。另外，使用fpga借助硬件實現(xiàn)，還節(jié)省了單片機的資源，使其有足夠的空間完成數(shù)據(jù)處理以及其它控制功能。我們采用了altera公司的epf10k10lc84 -4，這是al

47、tera公司10000門系列產(chǎn)品，有較高的速度和較大規(guī)模的邏輯陣列，完全滿足我們的要求。相位累加器(見圖3)是實現(xiàn)dds的核心，它由一個n位字長的二進制加法器和一個固定時鐘脈沖取樣的n位相位寄存器組成。在每個時鐘脈沖到達時，相位寄存器采樣上個時鐘周期內相位寄存器的值與頻率控制字k之和，并作為相位累加器在這一時鐘周期的輸出。當相位累加器積滿量時就會產(chǎn)生一次溢出，從而完成一個周期性的動作，這個動作周期即是dds合成信號的一個頻率周期。于是，輸出信號波形的頻率表示為： (4-1)由該式可知，輸出信號頻率主要取決于頻率控制字k，當k增大時，以不斷地提高，由抽樣定理，最高輸出頻率不得大于fc/2，而根據(jù)

48、實驗驗證，實際工作頻率小于fc/3時較為合適。根據(jù)題目基本和擴展要求:頻率范圍擴展至100hz200khz，頻率步進間隔100hz。我們取fc = 10mhz(fc的取值受到d/a轉換速率的限制，并非越高越好，因為數(shù)模轉換部分采用的是dac08,其轉換速度為85ns，約為11. 7mhz,綜合考慮，我們選取晶振基準頻率為10mhz ) , n=24位，這樣，理論上在200khz時，我們的設計所產(chǎn)生的波形在一個周期內仍然有50個點，經(jīng)后級處理，效果仍然會不錯。而且頻率分辨率 (4-2)可以實現(xiàn)1 hz的步進。4.3數(shù)模轉換及幅度控制模塊(1)數(shù)模轉換采用轉換速度為85ns、帶寬10mhz的8位單

49、調高速乘法器a/d dac08。dag08具有快速的穩(wěn)定時間，可完全滿足波形發(fā)生器的要求。輸出級接一個運放作為電壓電流轉換器，可得到5. 0004. 960v雙極性電壓輸出。(2)幅度控制使用帶寬1mhz的dac0832實現(xiàn)。利用dac0832內的電阻分壓網(wǎng)絡，將經(jīng)dac08產(chǎn)生的波形作為dac0832的電壓基準源，由單片機控制輸人的數(shù)字量從而實現(xiàn)幅度(峰峰值)0. 1 v步進的調整。其接法如圖4-2所示。輸入dac-08lm353輸出lm353dac0832單片機控制電壓基準源圖4-2 幅度控制接法4.4濾波處理模塊對于階正弦波進行傅里葉分析，可以證明若一周期采樣點數(shù)為n，則其高次諧波能量主

50、要集中在輸出頻率的n土1倍頻上，其幅值為基頻的1/ (n士1)。進行低通濾波，可以平滑其臺階。另外，我們還需要濾除由dac0832和dac08產(chǎn)生的1mh和10mhz的高頻分量。由于頻率覆蓋范圍較大(1hz200khz )，且需產(chǎn)生多種波形，為了使整個頻率范圍內都可以有較理想的濾波效果，我們采用了分段低通濾波的方式，在整個頻率范圍內將其分為三種清況：中心頻率為25khz的巴特沃思低通濾波器；中心頻率為250kh：的巴特沃思低通濾波器;全通濾波器。其中，頻率位于20kh：以下的正弦波采用中心頻率為25khz的巴特沃思低通濾波器，頻率位于200khz以下的正弦波采用中心頻率為250khz的巴特沃思

51、低通濾波器，三角波及方波直接輸出，由此我們可以得到較好的波形輸出(見圖4-3)。二階巴特沃思低通濾波器25khz二階巴特沃思低通濾波器250khz全通網(wǎng)絡d/a輸出晶體管擴流輸出圖4-3 波形輸出4.5波形數(shù)據(jù)存儲使用prom來存儲我們所產(chǎn)生的波形表使我們能夠同時實現(xiàn)基本要求里的波形存儲和發(fā)揮部分的掉電存儲功能，而無須外加其他設備。我們采用8k的prom 2864，可完全滿足題目中對波形存儲的各種要求。4.6小結本章講述了波形表生成、頻率控制、數(shù)模轉換、幅度控制、以及濾波的模塊，說明了各個模塊的作用與實現(xiàn)原理。第5章 任意波形發(fā)生器的軟件設計第5章 任意波形發(fā)生器的軟件設計5.1 波形編輯軟件

52、總體設計前面提到過，在傳統(tǒng)儀器設計中，一旦系統(tǒng)的硬件電路確定下來，其功能也就隨之固定，這時很難再進行更改，而且這時候系統(tǒng)的功能也往往比較單一。這樣傳統(tǒng)意義上的儀器系統(tǒng)很難滿足用戶靈活多變的要求。近年來隨著計算機技術、測量技術的發(fā)展，用戶能夠根據(jù)白己需要定義儀器功能，再不像傳統(tǒng)儀器那樣受到廠商的限制，這樣極大的方便了使用者。同時由于這一技術主要基于計算機系統(tǒng)龐大的軟件、硬件資源，因此它具有許多傳統(tǒng)儀器所無法實現(xiàn)的功能，而且很多以前由硬件實現(xiàn)的功能也可以借助軟件來完成，這樣不僅僅增強了系統(tǒng)的功能，節(jié)省了資源、降低了價格，同時也具有易學、易用、易維護的特點。本課題種，為了進一步完善系統(tǒng)功能，通過rs

53、-232串口將系統(tǒng)硬件電路與pc機結合起來，使用pc軟件來控制系統(tǒng)運行。不僅可以合成標準的方波、三角波、鋸齒波、正弦波等函數(shù)波形，而且用鼠標繪制一個任意波形，系統(tǒng)首先對改波形進行采樣量化等處理，然后將采樣數(shù)據(jù)下載到硬件部分的波形存儲器中。任意波形發(fā)生器采用單片機進行控制，既可以通過面板操作，也可以通過上位機(pc機)的軟件控制。上位機軟件的主要功能為：1.可輸出各種規(guī)則波形，包括方波、三角波、鋸齒波和正弦波。2.可以輸出任意波形。3.頻率范圍可以調節(jié)。4.輸出電壓可以調節(jié)。5.2系統(tǒng)軟件流程圖 開始初始化顯示及預置初值等待按鍵、按鍵識別波形選擇頻率控制幅度控制波形編輯頻譜失真度組合波1、2、3

54、自定義1、2、3正弦波方波三角波組合波自定義波數(shù)字鍵輸入確認輸入選擇功能執(zhí)行是否圖5-1 軟件流程圖 5.2.1軟件功能及算法由上系統(tǒng)可實現(xiàn)波形選擇、頻率幅度輸人、波形編輯、頻譜和失真度計算等功能。采用液晶分屏顯示波形、頻率、幅度、失真度和前8次諧波分量。波形編輯有兩種方式：一種為輸人前五次諧波系數(shù)，通過線性運算生成所需波形的波形表;另一種為輸人16個采樣值，通過線性插值生成所需波形的波形表。頻譜計算:出于計算量上的考慮，我們沒有采用fft算法，而是采用了直接計算傅立葉系數(shù)的方法，將積分運算近似成求和運算，得出波形的近似頻譜分量；失真度:由上面計算出來的頻譜根據(jù)定義計算；掃頻，使頻索控制字按周期變化。4. 2. 2發(fā)送波形數(shù)據(jù)到硬件存儲器硬件存儲器的大小設定為4k3bit。另外，硬件要求傳送的是18位的整數(shù)形式，所以要取三個字節(jié)存儲一個波形點，即d之間的整數(shù)。因此，根據(jù)硬件的要求，在波形數(shù)據(jù)發(fā)送之前，需要允許一系列的處理，然后才能進行發(fā)送。在寄存器向dac發(fā)送時，可以采用高位先輸入的方式，將24位數(shù)據(jù)寫入18的數(shù)據(jù)寄存器不需要進行移位，在這種情況下，低6位可以被忽略。5.3 誤差分析由于dds的工作原理是基于數(shù)字取樣及數(shù)?；謴偷?/p>