數(shù)字電子技術_08數(shù)模和模數(shù)轉(zhuǎn)換

1、2021-7-81 2021-7-82 555定時器的邏輯功能？ 555定時器為何能實現(xiàn)脈沖波形？ 電容在脈沖電路中扮演怎樣的角色？ 2021-7-83 模擬量：溫度、濕度、壓力、流量、速度等。 從模擬信號到數(shù)字信號的轉(zhuǎn)換稱為模/數(shù)轉(zhuǎn)換 （簡稱A/D轉(zhuǎn)換），實現(xiàn)模/數(shù)轉(zhuǎn)換的電路叫做A/D 轉(zhuǎn)換器（簡稱ADC）； 從數(shù)字信號到模擬信號的轉(zhuǎn)換稱為數(shù)/模轉(zhuǎn)換 （簡稱D/A轉(zhuǎn)換），實現(xiàn)數(shù)/模轉(zhuǎn)換的電路稱為D/A 轉(zhuǎn)換器（簡稱DAC）。 2021-7-84 典型數(shù)字控制系統(tǒng)框圖 2021-7-85 數(shù)數(shù)/ /模轉(zhuǎn)換就是將數(shù)字量轉(zhuǎn)換成與它成正模轉(zhuǎn)換就是將數(shù)字量轉(zhuǎn)換成與它成正 比的模擬量。比的模擬量。 數(shù)字

2、量：數(shù)字量： (D(D3 3D D2 2D D1 1D D0 0) )2 2(D(D3 32 23 3D D2 22 22 2D D1 12 21 1D D0 02 20 0) )10 10 (1101) 2 (1(12 23 31 12 22 20 02 21 11 12 20 0) )10 10 模擬量：模擬量： u uo oK(DK(D3 32 23 3D D2 22 22 2D D1 12 21 1D D0 02 20 0) )10 10 u uo oK(1K(12 23 31 12 22 20 02 21 11 12 20 0) )10 10 (K (K為比例系數(shù)為比例系數(shù)) ) 2

3、021-7-86 圖8-1n位D/A轉(zhuǎn)換器方框圖 2021-7-87 1. 電路組成 電路由解碼網(wǎng)絡、模擬開關、求和放大器和基準 電源組成。 圖8-2 倒T型電阻網(wǎng)絡DAC原理圖 基準參 考電壓 雙向模擬開關 D1時接運放 D0時接地 R2R倒T 形電阻解 碼網(wǎng)絡 求和集成運 算放大器 2021-7-88 由于集成運算放大器的電流求和點為虛地， 所以每個2R電阻的上端都相當于接地，從網(wǎng)絡的A、 B、C點分別向右看的對地電阻都是2R。 2021-7-89 因此流過四個2R電阻的電流分別為I/2、I/4、 I/8、I/16。電流是流入地，還是流入運算放大器， 由輸入的數(shù)字量Di通過控制電子開關Si

4、來決定。故 流入運算放大器的總電流為： 0123D 16 I D 8 I D 4 I D 2 I I 2021-7-810 由于從UREF向網(wǎng)絡看進去的等效電阻是R，因 此從UREF流出的電流為： R I REFU 2021-7-811 故 ： )2D2D2D2(D R2 U I 0 0 1 1 2 2 3 3 4 REF 2021-7-812 因此輸出電壓可表示為 ： 2021-7-813 由此可見，輸出模擬電壓uO與輸入數(shù)字量D成 正比，實現(xiàn)了數(shù)模轉(zhuǎn)換。 對于n位的倒T形電阻網(wǎng)絡DAC，則 ： 2021-7-814 電路特點： （1）解碼網(wǎng)絡僅有R和2R兩種規(guī)格的電阻， 這對于集成工藝是相

5、當有利的； （2）這種倒T形電阻網(wǎng)絡各支路的電流是直 接加到運算放大器的輸入端，它們之間不存在傳 輸上的時間差，故該電路具有較高的工作速度。 因此，這種形式的DAC目前被廣泛的采用。 2021-7-815 1.分辨率 分辨率是指輸出電壓的最小變化量與滿量程輸出 電壓之比。 輸出電壓的最小變化量就是對應于輸入數(shù)字量最 低位為1，其余各位均為0時的輸出電壓。 滿量程輸出電壓就是對應于輸入數(shù)字量全部為1 時的輸出電壓。 對于n位D/A轉(zhuǎn)換器，分辨率可表示為： 分辨率 12 1 n 位數(shù)越多，能夠分辨的最小輸出電壓變化量就 越小，分辨率就越高。也可用位數(shù)n來表示分辨率。 2021-7-816 D/A轉(zhuǎn)

6、換器從輸入數(shù)字量到轉(zhuǎn)換成穩(wěn)定的模擬 輸出電壓所需要的時間稱為轉(zhuǎn)換速度。 不同的DAC其轉(zhuǎn)換速度也是不相同的，一般約 在幾微秒到幾十微秒的范圍內(nèi)。 2021-7-817 轉(zhuǎn)換精度是指電路實際輸出的模擬電壓值和理論 輸出的模擬電壓值之差。通常用最大誤差與滿量程 輸出電壓之比的百分數(shù)表示。通常要求D/A轉(zhuǎn)換器 的誤差小于ULSB/2。 例如，某D/A轉(zhuǎn)換器滿量程輸出電壓為10V10V，如 果誤差為1%，就意味著輸出電壓的最大誤差為 0.1V。百分數(shù)越小，精度越高。 轉(zhuǎn)換精度是一個綜合指標，包括零點誤差、增益 誤差等，它不僅與D/A轉(zhuǎn)換器中元件參數(shù)的精度有 關，而且還與環(huán)境溫度、集成運放的溫度漂移以及

7、 D/A轉(zhuǎn)換器的位數(shù)有關。 2021-7-818 通常把D/A轉(zhuǎn)換器輸出電壓值與理想輸出電壓值 之間偏差的最大值定義為非線性誤差。 D/A轉(zhuǎn)換器的非線性誤差主要由模擬開關以及 運算放大器的非線性引起。 在輸入不變的情況下，輸出模擬電壓隨溫度變化 而變化的量，稱為DAC的溫度系數(shù)。 一般用滿刻度的百分數(shù)表示溫度每升高一度輸 出電壓變化的值。 2021-7-819 常用的集成DAC有有AD7520、DAC0832、 DAC0808、DAC1230、MC1408、AD7524等，這里 僅對AD7520作簡要介紹。 1、 D/A轉(zhuǎn)換器轉(zhuǎn)換器DAC0832 DAC0832DAC0832是常用的集成是常用

8、的集成DACDAC，它是用，它是用CMOSCMOS工藝制成的工藝制成的 雙列直插式單片八位雙列直插式單片八位DACDAC，可以直接與，可以直接與Z80Z80、80808080、 80858085、MCS51MCS51等微處理器相連接。其結構框圖和管腳排等微處理器相連接。其結構框圖和管腳排 列圖如圖列圖如圖7.17.1所示。所示。 2021-7-820 圖 8.5 D7 D6 D5 D4 D3 D2 D1 D0 D7Q7D7 8位 輸 入 鎖 存 器 DAC寄 存 器 Q7 8位 DAC LE1LE1 ILE (a) CS WR1 WR2 XFER UREF IOUT2 IOUT1 Rfb AG

9、ND VCC DGND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 DAC 0832 (b) CS WR1 AGND D3 D2 D1 D0 UREF Rfb DGND IOUT2 VCC ILE WR2 XFER D4 D5 D6 D7 IOUT1 2021-7-821 DAC0832DAC0832由八位輸入寄存器、八位由八位輸入寄存器、八位DACDAC寄存器和八寄存器和八 位位D/AD/A轉(zhuǎn)換器三大部分組成。轉(zhuǎn)換器三大部分組成。 它有兩個分別控制的數(shù)據(jù)它有兩個分別控制的數(shù)據(jù) 寄存器，可以實現(xiàn)兩次緩沖，所以使用時有較大的靈活寄存器，可

10、以實現(xiàn)兩次緩沖，所以使用時有較大的靈活 性，可根據(jù)需要接成不同的工作方式。性，可根據(jù)需要接成不同的工作方式。 DAC0832DAC0832中采用的是倒中采用的是倒T T型型R R-2-2R R電阻網(wǎng)絡，無運算電阻網(wǎng)絡，無運算 放大器，是電流輸出，使用時需外接運算放大器。芯放大器，是電流輸出，使用時需外接運算放大器。芯 片中已經(jīng)設置了片中已經(jīng)設置了R Rfb fb, , 只要將只要將9 9號管腳接到運算放大器號管腳接到運算放大器 輸出端即可。但若運算放大器增益不夠，還需外接反輸出端即可。但若運算放大器增益不夠，還需外接反 饋電阻。饋電阻。DAC0832DAC0832芯片上各管腳的名稱和功能說明如

11、芯片上各管腳的名稱和功能說明如 下：下： 2021-7-822 ： 片選信號，片選信號， 輸入低電平有效。輸入低電平有效。 ILE： 輸入鎖存允許信號，輸入鎖存允許信號， 輸入高電平有效。輸入高電平有效。 ： 輸入數(shù)據(jù)選通信號，輸入數(shù)據(jù)選通信號， 輸入低電平有效。輸入低電平有效。 ： 數(shù)據(jù)傳送選通信號，數(shù)據(jù)傳送選通信號， 輸入低電平有效。輸入低電平有效。 ： 數(shù)據(jù)傳送控制信號，數(shù)據(jù)傳送控制信號， 輸入低電平有效。輸入低電平有效。 D0D7：八位輸入數(shù)據(jù)信號。：八位輸入數(shù)據(jù)信號。 IOUT1：DAC輸出電流輸出電流1。此輸出信號一般作為運算放。此輸出信號一般作為運算放 大器的一個差分輸入信號（一

12、般接反相端）。大器的一個差分輸入信號（一般接反相端）。 FER X 1 WR 2 WR CS 2021-7-823 V VCC CC： ： 數(shù)字部分的電源輸入端。數(shù)字部分的電源輸入端。 UCCUCC可在可在+5V+5V到到 +15V+15V范圍內(nèi)選取。范圍內(nèi)選取。 DGNDDGND： 數(shù)字電路地。數(shù)字電路地。 AGNDAGND： 模擬電路地。模擬電路地。 結合圖結合圖7.2(a)7.2(a)可以看出轉(zhuǎn)換器進行各項功能時，可以看出轉(zhuǎn)換器進行各項功能時， 對控制信號電平的要求如表對控制信號電平的要求如表7.17.1所示。所示。 DAC0832DAC0832的使用有三種工作方式：雙緩沖器型、的使用有

13、三種工作方式：雙緩沖器型、 單緩沖器型和直通型。如圖單緩沖器型和直通型。如圖7.27.2所示。所示。 2021-7-824 D 7 D6 R fb IOUT1 IOUT2 選 通 1 選 通 2 W R 2 W R 1 5 VV C C ILE UR EF A G N D D G N D CSX FER (a ) R F U D 7 D6 R fb IOUT1 IOUT2 選 通 1 選 通 2 W R 2 W R 1 5 VV C C ILE UR EF A G N D D G N D CSX FER (b ) R F U D0D0 D7 D6 R fb IOUT1 IOUT2 W R 2

14、W R 1 5 VV C C ILE UR EF A G N D D G N D CSX FER (c) R F U D0 2021-7-825 功能功能 說明說明 數(shù)據(jù)輸入數(shù)據(jù)輸入D7D0 到寄存器到寄存器 01WR1=0時存入數(shù)據(jù)時存入數(shù)據(jù) WR2=1時鎖定時鎖定 數(shù)據(jù)有寄存器數(shù)據(jù)有寄存器1轉(zhuǎn)轉(zhuǎn) 送寄存器送寄存器2 0WR2=0時存入數(shù)據(jù)時存入數(shù)據(jù) WR2=1時鎖定時鎖定 從輸出端去模擬從輸出端去模擬 量量 無控制信號，隨時無控制信號，隨時 可取可取 CS ILE 1 WR FER X 2 WR 雙緩沖器型如圖雙緩沖器型如圖7.2(a)所示。首先所示。首先 接低電平，將輸入接低電平，將輸入

15、 數(shù)據(jù)先鎖存在輸入寄存器中。當需要數(shù)據(jù)先鎖存在輸入寄存器中。當需要D/A轉(zhuǎn)換時，再將轉(zhuǎn)換時，再將 接低電平，接低電平， 將數(shù)據(jù)送入將數(shù)據(jù)送入DAC寄存器中并進行轉(zhuǎn)換，工作方式寄存器中并進行轉(zhuǎn)換，工作方式 為兩級緩沖方式。為兩級緩沖方式。 CS 2 WR 2021-7-826 單緩沖器型如圖單緩沖器型如圖8-2(b)8-2(b)所示。所示。DACDAC寄存器處于常通寄存器處于常通 狀態(tài)，當需要狀態(tài)，當需要D/AD/A轉(zhuǎn)換時，將轉(zhuǎn)換時，將 接低電平，使輸入接低電平，使輸入 數(shù)據(jù)經(jīng)輸入寄存器直接存入數(shù)據(jù)經(jīng)輸入寄存器直接存入DACDAC寄存器中并進行轉(zhuǎn)換。寄存器中并進行轉(zhuǎn)換。 工作方式為單緩沖方式，即

16、通過控制一個寄存器的鎖工作方式為單緩沖方式，即通過控制一個寄存器的鎖 存，達到使兩個寄存器同時選通及鎖存。存，達到使兩個寄存器同時選通及鎖存。 直通型如圖直通型如圖8-28-2（c c）所示。兩個寄存器都處于常）所示。兩個寄存器都處于常 通狀態(tài)，輸入數(shù)據(jù)直接經(jīng)兩寄存器到通狀態(tài)，輸入數(shù)據(jù)直接經(jīng)兩寄存器到DACDAC進行轉(zhuǎn)換，進行轉(zhuǎn)換， 故工作方式為直通型。故工作方式為直通型。 實際應用時，實際應用時， 要根據(jù)控制系統(tǒng)的要求來選擇工作要根據(jù)控制系統(tǒng)的要求來選擇工作 方式方式 1 WR 2021-7-827 2. 2. D/A轉(zhuǎn)換器轉(zhuǎn)換器AD7520 AD7520是10位的D/A轉(zhuǎn)換集成芯片，與微處

17、理 器完全兼容。該芯片以接口簡單、轉(zhuǎn)換控制容易、通 用性好、性能價格比高等特點得到廣泛的應用。 2021-7-828 圖8-3 AD7520內(nèi)部邏輯結構圖 該芯片只含倒T形電阻網(wǎng)絡、電流開關和反 饋電阻，不含運算放大器，輸出端為電流輸出。 具體使用時需要外接集成運算放大器和基準 電壓源。 2021-7-829 圖8-4 AD7520外引腳圖 D0D9：數(shù)據(jù)輸入端 IOUT1：電流輸出端1 IOUT2：電流輸出端2 Rf：10K反饋電阻引出端Vcc： 電源輸入端 UREF：基準電壓輸入端 GND：地。 2021-7-830 分辨率：10位 線性誤差：(1/2)LSB（LSB表示輸入數(shù)字量最低 位

18、），若用輸出電壓滿刻度范圍FSR的百分數(shù)表示則 為0.05%FSR。 轉(zhuǎn)換速度：500ns 溫度系數(shù)：0.001%/ AD7520的主要性能參數(shù)如下： 2021-7-831 10位二進制加法計數(shù)器從全 “0”加到全“1”，電路的模擬輸 出電壓uo由0V增加到最大值。 如果計數(shù)脈沖不斷，則可在 電路的輸出端得到周期性的鋸齒 波。 2. 應用舉例 （組成鋸齒波發(fā)生器） 圖8-5AD7520組成的鋸齒波發(fā)生器 圖8-6AD7520組成 的鋸齒波發(fā)生器 2021-7-832 P196P196 7.27.2 7.5(1)7.5(1) 7.77.7 2021-7-833 2021-7-834 A/D轉(zhuǎn)換目

19、標：將時間連續(xù)、幅值也連續(xù)的模 擬信號轉(zhuǎn)換為時間離散、幅值也離散的數(shù)字信號。 四個步驟：采樣、保持、量化、編碼。 1. 采樣與保持 （1）將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換成 時間上離散的模擬量稱為采樣。 2021-7-835 圖7-7 采樣過程示意圖 取樣定理：設 取樣脈沖s(t)的頻率 為fS，輸入模擬信 號x(t)的最高頻率 分量的頻率為fmax， 必須滿足 fs 2fmax y(t)才可以正 確的反映輸入信號 (從而能不失真地恢 復原模擬信號)。 通常取fs （2.53）fmax 。 2021-7-836 （2）由于A/D轉(zhuǎn)換需要一定的時間，在每次采樣 以后，需要把采樣電壓保持一段時間。

20、 s(t)有效期間，開關管VT導通，uI向C充電，uO (=uc)跟隨uI的變化而變化； s(t)無效期間，開關管VT截止，uO (=uc)保持不變， 直到下次采樣。（由于集成運放A具有很高的輸入阻抗， 在保持階段，電容C上所存電荷不易泄放。） 圖7-8 采樣保持電路及輸出波形 2021-7-837 數(shù)字量最小單位所對應的最小量值叫做量化單位 。 將采樣保持電路的輸出電壓歸化為量化單位 的整數(shù)倍的過程叫做量化。 用二進制代碼來表示各個量化電平的過程，叫做 編碼。 一個n位二進制數(shù)只能表示2n個量化電平，量化 過程中不可避免會產(chǎn)生誤差，這種誤差稱為量化誤差。 量化級分得越多（n越大），量化誤差越

21、小。 2021-7-838 劃分量化電平的兩種方法 （a）量化誤差大；（b）量化誤差小 2021-7-839 直接A/D轉(zhuǎn)換器：并行比較型A/D轉(zhuǎn)換器 逐次比較型A/D轉(zhuǎn)換器 間接A/D轉(zhuǎn)換器：雙積分型A/D轉(zhuǎn)換器 電壓轉(zhuǎn)換型A/D轉(zhuǎn)換器 1. 逐次比較型A/D轉(zhuǎn)換器 天平稱重過程：砝碼（從最重到最輕），依次 比較，保留/移去，相加。 逐次比較思路：不同的基準電壓砝碼。 2021-7-840 圖7-9 逐次逼近型ADCADC電路框圖 CPD n-1D n-2 D n-3D1D0u0 (V)uIuO？ 01 0 0 000.5UREF1（D n-1為1）/0（D n-1為0） 1D n-1 1

22、0 000.75/0.25UREF1（D n-2為1）/0（D n-2為0） 2D n-1 D n-2 1 001（D n-3為1）/0（D n-3為0） n-1D n-1D n-2 D n-3D111（D 0為1）/0（D 0為0） 基準電壓 UREF n位A/D轉(zhuǎn) 換器 電路由啟動脈沖啟動后: 2021-7-841 8位A/D轉(zhuǎn)換器，輸入模擬量uI=6.84V， D/A轉(zhuǎn)換器基準電壓 UREF=10V。 相對誤差僅為0.06%。轉(zhuǎn)換精度取決于位數(shù)。 CP D7D6D5D4D3D2D1D0u0 (V)uIuO 01000000051 1110000007.50 2101000006.251

23、3101100006.8750 4101010006. 56251 5101011006.718751 6101011106.7968751 7101011116.83593751 uIuO為1 否則為0 2021-7-842 圖7-10 8位逐次比較型A/D轉(zhuǎn)換器波形圖 2021-7-843 基本原理：對輸入模擬電壓uI和基準電壓-UREF 分別進行積分，將輸入電壓平均值變換成與之成正 比的時間間隔T2，然后在這個時間間隔里對固定頻 率的時鐘脈沖計數(shù)，計數(shù)結果N就是正比于輸入模 擬信號的數(shù)字量信號。 （1）電路組成 2021-7-844 圖7-11 雙積分型ADCADC電路 積分器： Qn=

24、0，對被測電壓uI進行積分； Qn=1，對基準電壓-UREF進行積分。 檢零比較器C：當uO0時，uC0； 當uO0時，uC1。 計數(shù)器：為n1位異步二進制計數(shù)器。第一次 計數(shù)，是從0開始直到2n對CP脈沖計數(shù)，形成固定 時間T12nTc（Tc為CP脈沖的周期），T1時間到 時Qn1，使S1從A點轉(zhuǎn)接到B點。第二次計數(shù)，是 將時間間隔T2變成脈沖個數(shù)N保存下來。 時鐘脈沖控制門G1：當uC =1時，門G1打開， CP脈沖通過門G1加到計數(shù)器輸入端。 2021-7-845 積分器： Qn=0，對被測電壓uI進行積分； Qn=1，對基準電壓-UREF進行積分。 檢零比較器C：當uO0時，uC0；當

25、uO 0時，uC1。 計數(shù)器：為n1位異步二進制計數(shù)器。第一 次計數(shù)，是從0開始直到2n對CP脈沖計數(shù)，形成固 定時間T12nTc（Tc為CP脈沖的周期），T1時間到 時Qn1，使S1從A點轉(zhuǎn)接到B點。第二次計數(shù)，是 將時間間隔T2變成脈沖個數(shù)N保存下來。 時鐘脈沖控制門G1：當uC =1時，門G1打開， CP脈沖通過門G1加到計數(shù)器輸入端。 （1）電路組成 2021-7-846 （2）工作原理 圖7-12 雙積分型ADC的工作波形 先定時（T1）對uI正 向積分，得到Up，UpuI； 再對UREF積分，積 分器的輸出將從Up線性上 升到零。這段積分時間是 T2，T2UpuI； 在T2期間內(nèi)計

26、數(shù)器對 時鐘脈沖CP計得的個數(shù)為 N，NT2UpuI 。 由于這種轉(zhuǎn)換需要兩 次積分才能實現(xiàn)，因此稱 該電路為雙積分型ADC。 2021-7-847 準備階段：轉(zhuǎn)換控制信號CR0，將計數(shù)器 清0，并通過G2接通開關S2，使電容C放電；同時， Qn0使S1接通A點。 2021-7-848 采樣階段：當t0時，CR變?yōu)楦唠娖?，開 關S2斷開，積分器從0開始對uI積分，積分器的輸出 電壓從0V開始下降，即 t IO dtu RC u 0 1 2021-7-849 與此同時，由于uO0，故uC1，G1被打開，CP 脈沖通過G1加到FF0上，計數(shù)器從0開始計數(shù)。直到當 tt1時，F(xiàn)F0FFn-1都翻轉(zhuǎn)為

27、0態(tài)，而Qn翻轉(zhuǎn)為1態(tài)， 將S1由A點轉(zhuǎn)接到B點，采樣階段到此結束。若CP脈 沖的周期為Tc，則T12nTc。 2021-7-850 設UI為輸入電壓在T1時間間隔內(nèi)的平均值，則 第一次積分結束時積分器的輸出電壓為 I C n IIP U RC T U RC T dtu RC U T21 1 0 1 2021-7-851 比較階段：在t=t1時刻，S1接通B點，-UREF加到 積分器的輸入端，積分器開始反向積分，uO開始從Up 點以固定的斜率回升，若以t1算作0時刻，此時有 t REF I C n REFPO t RC U U RC T dtU RC Uu 0 2 )( 1 2021-7-85

28、2 當tt2時，uO正好過零，uC翻轉(zhuǎn)為0，G1關閉， 計數(shù)器停止計數(shù)。在T2期間計數(shù)器所累計的CP脈沖 的個數(shù)為N，且有T2NTC。 2021-7-853 若以t1算作0時刻，當tT2時，積分器的輸出 uO0，此時則有 2021-7-854 I C n REF U RC T T RC U2 2 I REF C n U U T T 2 2 可見，T2UI。 由于T T1 12 2n nTcTc，所以有 I REF U U T T 1 2 2021-7-855 結論： 可見，NUIuI，實現(xiàn)了A/D轉(zhuǎn)換，N為轉(zhuǎn)換結果。 I REF n C U UT T N 2 2 第一，如果減小uI（即圖7-1

29、2中的uI），則當tT1 時，uOUp，顯然UpUp，從而有T2T2； 第二，T1的時間長度與uI的大小無關，均為2nTc； 第三，第二次積分的斜率是固定的，與Up的大小無 關。 由于T2NTc，所以 2021-7-856 優(yōu)點1：抗干擾能力強。積分采樣對交流噪聲有 很強的抑制能力；如果選擇采樣時間T1為20ms的整數(shù) 倍時，則可有效地抑制工頻干擾。 缺點：轉(zhuǎn)換速度較慢。完成一次A/D轉(zhuǎn)換至少 需要（T1T2）時間，每秒鐘一般只能轉(zhuǎn)換幾次到 十幾次。因此它多用于精度要求高、抗干擾能力強 而轉(zhuǎn)換速度要求不高的場合。 優(yōu)點2：具有良好的穩(wěn)定性，可實現(xiàn)高精度。由 于在轉(zhuǎn)換過程中通過兩次積分把UI和U

30、REF之比變成 了兩次計數(shù)值之比，故轉(zhuǎn)換結果和精度與R、C無關。 2021-7-857 1.分辨率 分辨率是指A/DA/D轉(zhuǎn)換器輸出數(shù)字量的最低位變化 一個數(shù)碼時，對應輸入模擬量的變化量。 通常以ADCADC輸出數(shù)字量的位數(shù)表示分辨率的高低， 因為位數(shù)越多，量化單位就越小，對輸入信號的分辨 能力也就越高。 例如，輸入模擬電壓滿量程為10V10V，若用8 8位ADCADC 轉(zhuǎn)換時，其分辨率為10V/210V/28 839mV39mV，1010位的ADCADC是 9.76mV9.76mV，而1212位的ADCADC為2.44mV2.44mV。 2021-7-858 轉(zhuǎn)換誤差表示A/D轉(zhuǎn)換器實際輸出

31、的數(shù)字量與 理論上的輸出數(shù)字量之間的差別。通常以輸出誤差 的最大值形式給出。 轉(zhuǎn)換誤差也叫相對精度或相對誤差。轉(zhuǎn)換誤差 常用最低有效位的倍數(shù)表示。 例如某ADC的相對精度為(1/2)LSB，這說明 理論上應輸出的數(shù)字量與實際輸出的數(shù)字量之間的 誤差不大于最低位為的一半。 2021-7-859 3. 轉(zhuǎn)換速度 完成一次A/DA/D轉(zhuǎn)換所需要的時間叫做轉(zhuǎn)換時間， 轉(zhuǎn)換時間越短，則轉(zhuǎn)換速度越快。 雙積分ADCADC的轉(zhuǎn)換時間在幾十毫秒至幾百毫秒之 間； 逐次比較型ADCADC的轉(zhuǎn)換時間大都在10105050s s之間； 并行比較型ADCADC的轉(zhuǎn)換時間可達10ns10ns。 2021-7-860 集

32、成A/DA/D轉(zhuǎn)換器規(guī)格品種繁多，常見的有 ADC0804、ADC0809、MC14433等。 1. ADC0809 A/D轉(zhuǎn)換器 ADC0809是一種逐次比較型A/D轉(zhuǎn)換器。 2021-7-861 ADC0809是常見的集成是常見的集成ADC。它是采用。它是采用 CMOS工藝制成的八位八通道單片工藝制成的八位八通道單片A/D轉(zhuǎn)換器，轉(zhuǎn)換器， 采用逐次逼近型采用逐次逼近型ADC，適用于分辨率較高而轉(zhuǎn)，適用于分辨率較高而轉(zhuǎn) 換速度適中的場合。換速度適中的場合。 ADC0809的結構框圖及管腳排列圖如圖的結構框圖及管腳排列圖如圖7.13 所示。它由八路模擬開關、地址鎖存與譯碼器、所示。它由八路模擬

33、開關、地址鎖存與譯碼器、 ADC、三態(tài)輸出鎖存緩沖器組成。、三態(tài)輸出鎖存緩沖器組成。 2021-7-862 集成集成ADC0809電路的內(nèi)部結構框圖電路的內(nèi)部結構框圖 2021-7-863 ADC0809的管腳排列圖的管腳排列圖 2021-7-864 芯片上各引腳的名稱和功能如下：芯片上各引腳的名稱和功能如下： ININ0 0ININ7 7: : 八路單端模擬輸入電壓的輸入端。八路單端模擬輸入電壓的輸入端。 URUR(+) (+) 、URUR(-)(-)：基準電壓的正、負極輸入端。由此輸：基準電壓的正、負極輸入端。由此輸 入基準電壓，其中心點應在入基準電壓，其中心點應在UCC/2UCC/2附近，偏差不應超過附近，偏差不應超過 0.1V0.1V。 STARTSTART: : 啟動脈沖信號輸入端。當需啟動啟動脈沖信號輸入端。當需啟動A/DA/D轉(zhuǎn)換過程轉(zhuǎn)換過程 時，在此端加一個正脈沖，脈沖的上升沿將所有的內(nèi)部時，在此端加一個正脈沖，脈沖的上升沿將所有的內(nèi)部 寄存器清零，下降沿時開始寄存器清零，下降沿時開始A/DA/D轉(zhuǎn)換過程。轉(zhuǎn)換過程。 ADDAADDA、ADDBADDB、ADDCADDC: : 模擬輸入通道的地址選擇線。模擬輸入通道的地址選擇線。 2021-7-865 ALE: 地址鎖存允許信號，高電平有效。當?shù)刂锋i存允許信