計(jì)算機(jī)組成原理JLP_41-43

1、第第4 4章章 存儲(chǔ)子系統(tǒng)存儲(chǔ)子系統(tǒng) 本章需解決的主要問題：本章需解決的主要問題： （1）存儲(chǔ)器如何存儲(chǔ)信息？）存儲(chǔ)器如何存儲(chǔ)信息？ （2）在實(shí)際應(yīng)用中如何用存儲(chǔ)芯片組成）在實(shí)際應(yīng)用中如何用存儲(chǔ)芯片組成 具有一定容量的存儲(chǔ)器？具有一定容量的存儲(chǔ)器？ 1.1.存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu) 2.2.存儲(chǔ)信息的原理（動(dòng)態(tài)存儲(chǔ)信息的原理（動(dòng)態(tài)RAMRAM、靜態(tài)、靜態(tài)RAMRAM、ROMROM） 3.3.存儲(chǔ)系統(tǒng)的組織的角度，討論存儲(chǔ)系統(tǒng)的組織的角度，討論 1 1）存儲(chǔ)器的邏輯設(shè)計(jì)）存儲(chǔ)器的邏輯設(shè)計(jì) 2 2）主存與）主存與CPUCPU的連接的連接 3 3）DRAMDRAM的刷新的刷新 4.4.磁

2、表面存儲(chǔ)器磁表面存儲(chǔ)器 5.5.光存儲(chǔ)器光存儲(chǔ)器 6.6.提高存儲(chǔ)器系統(tǒng)性能的措施提高存儲(chǔ)器系統(tǒng)性能的措施 4.1 4.1 概述概述 一、一、 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu) 存儲(chǔ)系統(tǒng)：容量大、速度快和成本低存儲(chǔ)系統(tǒng)：容量大、速度快和成本低 CPU CPU Cache Cache 主存主存 外存外存 但在同樣技術(shù)條件下三但在同樣技術(shù)條件下三 者者 往往相互制約、相互矛盾，難往往相互制約、相互矛盾，難 以同時(shí)滿足高速度、大容量、以同時(shí)滿足高速度、大容量、 低成本的要求。因此，在一個(gè)低成本的要求。因此，在一個(gè) 存儲(chǔ)系統(tǒng)常采用幾種不同的存存儲(chǔ)系統(tǒng)常采用幾種不同的存 儲(chǔ)器，構(gòu)成多級存儲(chǔ)體系，滿儲(chǔ)

3、器，構(gòu)成多級存儲(chǔ)體系，滿 足系統(tǒng)的要求。足系統(tǒng)的要求。 4.1 4.1 概述概述 一、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)一、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu) 高高 低低 小小 大大 快快 慢慢 輔存輔存 寄存器寄存器 緩存緩存 主存主存 磁盤磁盤 光盤光盤 磁帶磁帶 光盤光盤 磁帶磁帶 速度速度容量容量 價(jià)格價(jià)格 位位 1. 存儲(chǔ)器三個(gè)主要特性的關(guān)系存儲(chǔ)器三個(gè)主要特性的關(guān)系 CPU CPU 主機(jī)主機(jī) 4.1 4.1 概述概述 一、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)一、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu) 緩存緩存CPU主存主存輔存輔存 2. 2.緩存緩存 主存層次和主存主存層次和主存 輔存層次輔存層次 緩存緩存主存主存輔存輔存主存主存 10 ns20 ns

4、200 nsms （速度）（速度）（容量）（容量） 1 1、主存、主存儲(chǔ)器儲(chǔ)器（內(nèi)存）（內(nèi)存） 主要存放主要存放CPUCPU當(dāng)前使用的程序和數(shù)據(jù)。當(dāng)前使用的程序和數(shù)據(jù)。 速度快速度快 容量有限容量有限 2 2、輔、輔助助存存儲(chǔ)器儲(chǔ)器（外存）（外存） 存放大量的后備程序和數(shù)據(jù)。存放大量的后備程序和數(shù)據(jù)。 速度較慢速度較慢 容量大容量大 3 3、高速緩沖存儲(chǔ)器、高速緩沖存儲(chǔ)器CacheCache 存放存放CPUCPU在當(dāng)前一小段時(shí)間內(nèi)多次使用的程序和數(shù)在當(dāng)前一小段時(shí)間內(nèi)多次使用的程序和數(shù) 據(jù)。據(jù)。 速度很快速度很快 容量小容量小 （1） 主存的基本組成主存的基本組成 存儲(chǔ)體存儲(chǔ)體 驅(qū)動(dòng)器驅(qū)動(dòng)器 譯

5、碼器譯碼器 MAR 控制電路控制電路 讀讀 寫寫 電電 路路 MDR . . . . . . . . . . . . . . . . . . . . 地址總線地址總線 數(shù)據(jù)總線數(shù)據(jù)總線 讀讀寫寫 1 1、主存、主存儲(chǔ)器儲(chǔ)器（內(nèi)存）（內(nèi)存） （2） 主存和主存和 CPU 的聯(lián)系的聯(lián)系 MDR MAR CPU主主 存存 讀讀 數(shù)據(jù)總線數(shù)據(jù)總線 地址總線地址總線 寫寫 1 1、主存、主存儲(chǔ)器儲(chǔ)器（內(nèi)存）（內(nèi)存） （3）基本概念）基本概念 1）位：二進(jìn)制數(shù)的最基本單位，也是存儲(chǔ)器存儲(chǔ)）位：二進(jìn)制數(shù)的最基本單位，也是存儲(chǔ)器存儲(chǔ) 信息的最小單位。信息的最小單位。 2）存儲(chǔ)字：一個(gè)二進(jìn)制數(shù)由若干位組成，當(dāng)這

6、個(gè)）存儲(chǔ)字：一個(gè)二進(jìn)制數(shù)由若干位組成，當(dāng)這個(gè) 二進(jìn)制數(shù)作為一個(gè)整體存入或取出時(shí)，這個(gè)數(shù)稱為存二進(jìn)制數(shù)作為一個(gè)整體存入或取出時(shí)，這個(gè)數(shù)稱為存 儲(chǔ)字。儲(chǔ)字。 3）存儲(chǔ)單元：存放存儲(chǔ)字或存儲(chǔ)字節(jié)的主存空間。）存儲(chǔ)單元：存放存儲(chǔ)字或存儲(chǔ)字節(jié)的主存空間。 4）地址：存儲(chǔ)單元的編號稱為地址。）地址：存儲(chǔ)單元的編號稱為地址。 5）地址編排方案：）地址編排方案： 存儲(chǔ)單元是存儲(chǔ)單元是CPU對主存可訪問對主存可訪問 操作的最小存儲(chǔ)單位。操作的最小存儲(chǔ)單位。CPU訪存時(shí)有訪存時(shí)有字節(jié)編址字節(jié)編址和和字編字編 址址兩種。兩種。 1 1、主存、主存儲(chǔ)器儲(chǔ)器（內(nèi)存）（內(nèi)存） 二、物理存儲(chǔ)器和虛擬存儲(chǔ)器二、物理存儲(chǔ)器和虛

7、擬存儲(chǔ)器 主存主存- -外存層次外存層次 為為虛擬存儲(chǔ)虛擬存儲(chǔ)提供條件。提供條件。 增大容量。增大容量。 將主存空間與部分外存空間將主存空間與部分外存空間 組成邏輯地址空間；組成邏輯地址空間； CPU CPU 主存主存 外存外存 CPU CPU 主存主存 外存外存 用戶使用邏輯地址空間編程；用戶使用邏輯地址空間編程； 操作系統(tǒng)進(jìn)行有關(guān)程序調(diào)度、存儲(chǔ)空間分配、地操作系統(tǒng)進(jìn)行有關(guān)程序調(diào)度、存儲(chǔ)空間分配、地 址轉(zhuǎn)換等工作。址轉(zhuǎn)換等工作。 三、存儲(chǔ)器的分類三、存儲(chǔ)器的分類 1.1.物理存儲(chǔ)機(jī)制（存儲(chǔ)介質(zhì)）物理存儲(chǔ)機(jī)制（存儲(chǔ)介質(zhì)） （1 1）半導(dǎo)體存儲(chǔ)器）半導(dǎo)體存儲(chǔ)器 利用雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息利用雙穩(wěn)態(tài)

8、觸發(fā)器存儲(chǔ)信息（SRAMSRAM靜態(tài)存儲(chǔ)器）靜態(tài)存儲(chǔ)器）。 依靠電容存儲(chǔ)電荷存儲(chǔ)信息依靠電容存儲(chǔ)電荷存儲(chǔ)信息（DRAMDRAM動(dòng)態(tài)存儲(chǔ)器）動(dòng)態(tài)存儲(chǔ)器）。 作主存、高速緩存。作主存、高速緩存。 （2 2）磁表面存儲(chǔ)器）磁表面存儲(chǔ)器 容量大，容量大，長期保存信息，長期保存信息， （3 3）光盤存儲(chǔ)器）光盤存儲(chǔ)器 利用磁層上不同方向的磁化區(qū)域表示信息。利用磁層上不同方向的磁化區(qū)域表示信息。 速度慢。速度慢。 非破壞性讀出，非破壞性讀出， 作外存。作外存。 速度慢。速度慢。 利用光斑的有無表示信息。利用光斑的有無表示信息。 容量很大，容量很大，非破壞性讀出，非破壞性讀出， 長期保存信息，長期保存信息，

9、 作外存。作外存。 2.2.存取方式存取方式 隨機(jī)存?。弘S機(jī)存?。嚎砂吹刂吩L問存儲(chǔ)器中的任一單元，可按地址訪問存儲(chǔ)器中的任一單元， （1 1）隨機(jī)存取存儲(chǔ)器）隨機(jī)存取存儲(chǔ)器 訪問時(shí)間與單元地址無關(guān)。訪問時(shí)間與單元地址無關(guān)。 RAM:RAM: MROMMROM： 可讀可寫可讀可寫 ROM:ROM:只讀不寫只讀不寫 PROMPROM： 用戶不能編程用戶不能編程 用戶可一次編程用戶可一次編程 EPROMEPROM： 用戶可多次編程用戶可多次編程 EEPROMEEPROM：用戶可多次編程用戶可多次編程 存取周期存取周期或或讀讀/ /寫周期寫周期 （nsns）速度指標(biāo)：速度指標(biāo)： 總線周期總線周期 時(shí)鐘

10、周期的若干倍時(shí)鐘周期的若干倍 作主存、高速緩存。作主存、高速緩存。 SRAM:SRAM: DRAM:DRAM: （2 2）順序存取存儲(chǔ)器（）順序存取存儲(chǔ)器（SAMSAM） 訪問時(shí)讀訪問時(shí)讀/ /寫部件按順序查找目標(biāo)地址，訪問時(shí)間寫部件按順序查找目標(biāo)地址，訪問時(shí)間 與數(shù)據(jù)位置有關(guān)。與數(shù)據(jù)位置有關(guān)。 等待操作等待操作 平均等待時(shí)間平均等待時(shí)間 讀讀/ /寫操作寫操作 兩步操作兩步操作 速度指標(biāo)速度指標(biāo) （msms） 數(shù)據(jù)傳輸率數(shù)據(jù)傳輸率（字節(jié)（字節(jié)/ /秒）秒） （3 3）直接存取存儲(chǔ)器（）直接存取存儲(chǔ)器（DAMDAM） 訪問時(shí)讀訪問時(shí)讀/ /寫部件先直接指向一個(gè)小區(qū)域，再在該寫部件先直接指向一個(gè)

11、小區(qū)域，再在該 區(qū)域內(nèi)順序查找。訪問時(shí)間與數(shù)據(jù)位置有關(guān)。區(qū)域內(nèi)順序查找。訪問時(shí)間與數(shù)據(jù)位置有關(guān)。 三步操作三步操作 定位（尋道）操作定位（尋道）操作 等待（旋轉(zhuǎn)）操作等待（旋轉(zhuǎn)）操作 讀讀/ /寫操作寫操作 速度指標(biāo)速度指標(biāo) 平均定位（平均尋道）時(shí)間平均定位（平均尋道）時(shí)間 平均等待（平均旋轉(zhuǎn)）時(shí)間平均等待（平均旋轉(zhuǎn)）時(shí)間 數(shù)據(jù)傳輸率數(shù)據(jù)傳輸率 （msms） （msms） （位（位/ /秒）秒） （1 1）主存）主存儲(chǔ)器儲(chǔ)器（內(nèi)存）（內(nèi)存） （2 2）輔）輔助助存存儲(chǔ)器儲(chǔ)器 （外存）（外存） （3 3）高速緩沖存儲(chǔ)器）高速緩沖存儲(chǔ)器CacheCache 3 3、主存儲(chǔ)器在系統(tǒng)的位置主存儲(chǔ)器在系

12、統(tǒng)的位置 (2) 存儲(chǔ)速度存儲(chǔ)速度 四、存儲(chǔ)器系統(tǒng)的關(guān)鍵特性四、存儲(chǔ)器系統(tǒng)的關(guān)鍵特性 (1) 存儲(chǔ)容量存儲(chǔ)容量 (3) 存儲(chǔ)器的帶寬或存儲(chǔ)器的帶寬或數(shù)據(jù)傳輸率數(shù)據(jù)傳輸率 主存主存 存放二進(jìn)制代碼的總數(shù)量存放二進(jìn)制代碼的總數(shù)量 讀出時(shí)間讀出時(shí)間 寫入時(shí)間寫入時(shí)間 存儲(chǔ)器的存儲(chǔ)器的 訪問時(shí)間訪問時(shí)間 存取時(shí)間存取時(shí)間TA 存取周期存取周期TM 讀周期讀周期 寫周期寫周期 連續(xù)兩次獨(dú)立的存儲(chǔ)器操作連續(xù)兩次獨(dú)立的存儲(chǔ)器操作 （讀或?qū)懀┧璧模ㄗx或?qū)懀┧璧?最小間隔時(shí)間最小間隔時(shí)間 位位/秒秒 4.2 半導(dǎo)體存儲(chǔ)原理與存儲(chǔ)芯片半導(dǎo)體存儲(chǔ)原理與存儲(chǔ)芯片 工藝工藝 雙極型雙極型 MOSMOS型型 TTLT

13、TL型型 ECLECL型型 速度很快、速度很快、功耗大、功耗大、 容量小容量小 電路結(jié)構(gòu)電路結(jié)構(gòu) PMOSPMOS NMOSNMOS CMOSCMOS 功耗小、功耗小、 容量大容量大 工作方式工作方式 靜態(tài)靜態(tài)MOSMOS 動(dòng)態(tài)動(dòng)態(tài)MOSMOS 存儲(chǔ)信存儲(chǔ)信 息原理息原理 靜態(tài)存儲(chǔ)器靜態(tài)存儲(chǔ)器SRAMSRAM 動(dòng)態(tài)存儲(chǔ)器動(dòng)態(tài)存儲(chǔ)器DRAMDRAM （雙極型、靜態(tài)（雙極型、靜態(tài)MOSMOS型）：型）： 依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機(jī)依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機(jī) 制存儲(chǔ)信息。制存儲(chǔ)信息。 （動(dòng)態(tài)（動(dòng)態(tài)MOSMOS型）：型）： 依靠電容存儲(chǔ)電荷的原理存儲(chǔ)信息。依靠電容存儲(chǔ)電荷的原理存儲(chǔ)信息。 功耗

14、較大功耗較大, ,速度快速度快, ,作作CacheCache。 功耗較小功耗較小, ,容量大容量大, ,速度較快速度較快, ,作主存。作主存。 （靜態(tài)（靜態(tài)MOSMOS除外）除外） 二、靜態(tài)二、靜態(tài)RAMRAM芯片（芯片（SRAMSRAM） 1.1.靜態(tài)靜態(tài)MOSMOS存儲(chǔ)單元存儲(chǔ)單元 1 1）組成）組成 T1T1、T3T3：MOSMOS反相器反相器 VccVcc 觸發(fā)器觸發(fā)器 T3T3 T1T1 T4T4 T2T2 T2T2、T4T4：MOSMOS反相器反相器 T5T5T6T6 T5T5、T6T6：控制門管：控制門管 Z Z Z Z：字線，：字線，選擇存儲(chǔ)單元選擇存儲(chǔ)單元 位線，位線，完成讀

15、完成讀/ /寫操作寫操作 W WW W W W、W W： 2 2）定義）定義 “0 0”：T1T1導(dǎo)通，導(dǎo)通，T2T2截止；截止； “1 1”：T1T1截止，截止，T2T2導(dǎo)通。導(dǎo)通。 （3 3）工作）工作 T5T5、T6T6Z Z：加高電平，加高電平， 高、低電平，寫高、低電平，寫0/10/1。 （4 4）保持）保持 只要電源正常，保證向?qū)ü芴峁╇娏?，便能維持一管導(dǎo)只要電源正常，保證向?qū)ü芴峁╇娏?，便能維持一管導(dǎo) 通，另一管截止的狀態(tài)不變，通，另一管截止的狀態(tài)不變，稱稱靜態(tài)靜態(tài)。 VccVcc T3T3 T1T1 T4T4 T2T2 T5T5T6T6 Z Z W WW W 導(dǎo)通，選中該單

16、元。導(dǎo)通，選中該單元。 寫入：寫入：在在W W、W W上分別加上分別加 讀出：讀出：根據(jù)根據(jù)W W、W W上有無上有無 電流，讀電流，讀0/10/1。 Z Z：加低電平，加低電平， T5T5、T6T6截止，該單元未選中，保持原狀態(tài)。截止，該單元未選中，保持原狀態(tài)。 靜態(tài)單元是非破壞性讀出，讀出后不需重寫。靜態(tài)單元是非破壞性讀出，讀出后不需重寫。 地址端：地址端： （2 2）內(nèi)部尋址邏輯）內(nèi)部尋址邏輯 21142114（1K1K4 4） 1 19 9 10101818 A6 A5 A4 A3 A0 A1 A2 CS GNDA6 A5 A4 A3 A0 A1 A2 CS GND Vcc A7 A8

17、 A9 D0 D1 D2 D3 WEVcc A7 A8 A9 D0 D1 D2 D3 WE A9A9A0A0（入）（入） 數(shù)據(jù)端：數(shù)據(jù)端： D3D3D0D0（入（入/ /出）出） 控制端：控制端： 片選片選CSCS = 0 = 0 選中芯片選中芯片 = 1 = 1 未選中芯片未選中芯片 寫使能寫使能WEWE = 0 = 0 寫寫 = 1 = 1 讀讀 電源、地電源、地 尋址空間尋址空間1K1K，存儲(chǔ)矩陣分為，存儲(chǔ)矩陣分為4 4個(gè)位平面，每面?zhèn)€位平面，每面1K1K1 1位。位。 2.SRAM2.SRAM存儲(chǔ)芯片存儲(chǔ)芯片 例例.SRAM.SRAM芯片芯片21142114 （1 1K K4 4位）位

18、） （1 1）外特性）外特性 X0X0 每面矩陣排成每面矩陣排成6464行行1616列。列。 行譯碼 行譯碼 6 6位行地址 位行地址 X63X63 列譯碼列譯碼 Y0Y0Y15Y15 XiXi 讀讀/ /寫線路寫線路 YiYi W WW WW WW W 4 4位列地址位列地址 64641616646416166464161664641616 1K1K1K1K1K1K1K1K 芯片容量芯片容量 半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu) 譯譯 碼碼 驅(qū)驅(qū) 動(dòng)動(dòng) 存存 儲(chǔ)儲(chǔ) 矩矩 陣陣 讀讀 寫寫 電電 路路 1K 4位位 16K 1位位 8K 8位位 片選線片選線 讀讀/寫控制線寫控制線

19、 地地 址址 線線 數(shù)數(shù) 據(jù)據(jù) 線線 地址線地址線（單向）（單向）數(shù)據(jù)線數(shù)據(jù)線（雙向）（雙向） 104 141 138 （1）地址線是單向的，其數(shù)目與存儲(chǔ)器芯片的容量（單元數(shù)）有關(guān)。地址線是單向的，其數(shù)目與存儲(chǔ)器芯片的容量（單元數(shù)）有關(guān)。 （2）數(shù)據(jù)線是雙向的，其數(shù)目與存儲(chǔ)器芯片的數(shù)據(jù)位數(shù)有關(guān)。）數(shù)據(jù)線是雙向的，其數(shù)目與存儲(chǔ)器芯片的數(shù)據(jù)位數(shù)有關(guān)。 （3）控制線主要有讀）控制線主要有讀/寫控制線和片選信號線兩種。讀寫控制線和片選信號線兩種。讀/寫控制線決定芯片的寫控制線決定芯片的 讀讀/寫操作，片選控制線決定存儲(chǔ)器芯片是否被選中（寫操作，片選控制線決定存儲(chǔ)器芯片是否被選中（DRAM芯片多采用地址

20、芯片多采用地址 復(fù)用技術(shù)。分時(shí)接收復(fù)用技術(shù)。分時(shí)接收CPU發(fā)送的行地址和列地址）。發(fā)送的行地址和列地址）。 三、三、 動(dòng)態(tài)動(dòng)態(tài)MOSMOS存儲(chǔ)單元與存儲(chǔ)芯片存儲(chǔ)單元與存儲(chǔ)芯片 1.1.四管四管MOSMOS單元單元 （1 1）組成）組成 T1T1、T2T2：記憶管：記憶管 C1C1、C2C2：柵極電容：柵極電容 T3T3、T4T4：控制門管：控制門管 Z Z：字線：字線 位線位線W W、W W： （2 2）定義）定義 “0 0”：T1T1導(dǎo)通，導(dǎo)通，T2T2截止截止 “1 1”：T1T1截止，截止，T2T2導(dǎo)通導(dǎo)通 T1T1 T2T2 T3T3T4T4 Z Z W WW W C1C1C2C2 （

21、C1C1有電荷，有電荷，C2C2無電荷）；無電荷）； （C1C1無電荷，無電荷，C2C2有電荷）。有電荷）。 1.1.四管四管MOSMOS單元單元 （3 3）工作）工作 Z Z：加高電平，加高電平，T3 T3、T4T4導(dǎo)通，選中該單元。導(dǎo)通，選中該單元。 （4 4）保持）保持 T1T1 T2T2 T3T3T4T4 Z Z W WW W C1C1C2C2 寫入：寫入：在在W W、W W上分別加上分別加 高、低電平，寫高、低電平，寫1/01/0。 讀出：讀出：W W、W W先預(yù)充電至先預(yù)充電至 再根據(jù)再根據(jù)W W、W W上有無電流，上有無電流， 高電平，斷開充電回路，高電平，斷開充電回路， 讀讀1

22、/01/0。 Z Z：加低電平，加低電平， 需定期向電容補(bǔ)充電荷（動(dòng)態(tài)刷新），需定期向電容補(bǔ)充電荷（動(dòng)態(tài)刷新），稱稱動(dòng)態(tài)動(dòng)態(tài)。 四管單元是非破壞性讀出，讀出過程即實(shí)現(xiàn)刷新。四管單元是非破壞性讀出，讀出過程即實(shí)現(xiàn)刷新。 2.2.單管單管MOSMOS單元單元 （1 1）組成）組成 C C：記憶單元：記憶單元 C C W W Z Z T T T T：控制門管：控制門管 Z Z：字線：字線W W：位線：位線 （2 2）定義）定義 （4 4）保持）保持 寫入：寫入：Z Z加高電平，加高電平，T T導(dǎo)通，導(dǎo)通，在在W W上加高上加高/ /低電平，寫低電平，寫1/01/0。 讀出：讀出：W W先預(yù)充電，先預(yù)

23、充電， 根據(jù)根據(jù)W W線電位的變化，讀線電位的變化，讀1/01/0。 斷開充電回路。斷開充電回路。 Z Z：加低電平，加低電平，T T截止，該單元未選中，保持原狀態(tài)。截止，該單元未選中，保持原狀態(tài)。 單管單元是破壞性讀出，讀出后需重寫。單管單元是破壞性讀出，讀出后需重寫。 “0 0”：C C無電荷，電平無電荷，電平V0V0（低）（低） “1 1”：C C有電荷，電平有電荷，電平V1V1（高）（高） （3 3）工作）工作 Z Z加高電平，加高電平，T T導(dǎo)通，導(dǎo)通， 地址端：地址端： 21642164（64K64K1 1） 1 18 8 9 91616 GND CAS Do A6 A3 A4 A

24、5 A7GND CAS Do A6 A3 A4 A5 A7 A7A7A0A0（入）（入） 數(shù)據(jù)端：數(shù)據(jù)端： DiDi（入）（入） 控制端：控制端： 片選片選 寫使能寫使能WEWE = 0 = 0 寫寫 = 1 = 1 讀讀 電源、地電源、地 空閑空閑/ /刷新刷新 Di WE RAS A0 A2 A1 VccDi WE RAS A0 A2 A1 Vcc 分時(shí)復(fù)用，提供分時(shí)復(fù)用，提供1616位地址。位地址。 DoDo（出）（出） 行地址選通行地址選通RASRAS 列地址選通列地址選通CASCAS ：=0=0時(shí)時(shí)A7A7A0A0為行地址為行地址 高高8 8位地址位地址 ：=0=0時(shí)時(shí)A7A7A0A

25、0為列地址為列地址 低低8 8位地址位地址 1 1腳未用，或在新型號中用于片內(nèi)自動(dòng)刷新。腳未用，或在新型號中用于片內(nèi)自動(dòng)刷新。 3.DRAM3.DRAM存儲(chǔ)芯片存儲(chǔ)芯片 外特性：外特性： 例例.DRAM.DRAM芯片芯片21642164 （6464K K1 1位）位） 動(dòng)態(tài)動(dòng)態(tài) RAM 和靜態(tài)和靜態(tài) RAM 的比較的比較 DRAMSRAM 存儲(chǔ)原理存儲(chǔ)原理 集成度集成度 功耗功耗 價(jià)格價(jià)格 速度速度 刷新刷新 電容電容觸發(fā)器觸發(fā)器 高高低低 小小大大 低低高高 慢慢快快 有有無無 主存主存 緩存緩存 三、半導(dǎo)體只讀存儲(chǔ)器芯片三、半導(dǎo)體只讀存儲(chǔ)器芯片 掩模型只讀存儲(chǔ)器掩模型只讀存儲(chǔ)器MROMMR

26、OM 可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器PROMPROM 分類分類 可重編程只讀存儲(chǔ)器可重編程只讀存儲(chǔ)器EPROMEPROM 電擦除可編程只讀存儲(chǔ)器電擦除可編程只讀存儲(chǔ)器EEPROMEEPROM 閃速存儲(chǔ)器閃速存儲(chǔ)器Flash MemoryFlash Memory 1. 1.掩模型只讀存儲(chǔ)器掩模型只讀存儲(chǔ)器MROMMROM MROM MROM芯片出廠時(shí)，已經(jīng)寫入信息，芯片出廠時(shí)，已經(jīng)寫入信息， 不能改寫。不能改寫。 2. 2. 可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器PROMPROM PROM PROM芯片出廠時(shí)，內(nèi)容為全芯片出廠時(shí)，內(nèi)容為全0 0，用戶可用專，用戶可用專 用用PROMPROM寫入器將信

27、息寫入，一但寫入不能改寫寫入器將信息寫入，一但寫入不能改寫 （即只能寫入一次）（即只能寫入一次）, ,所以又稱一次型可編程只所以又稱一次型可編程只 讀存儲(chǔ)器。讀存儲(chǔ)器。 3. 3. 可重編程只讀存儲(chǔ)器可重編程只讀存儲(chǔ)器EPROMEPROM 可多次改寫可多次改寫 紫外線擦除（紫外線擦除（有一石英窗口，改寫時(shí)要將有一石英窗口，改寫時(shí)要將 其置于一定波長的紫外線燈下，照射一定時(shí)間其置于一定波長的紫外線燈下，照射一定時(shí)間 全部擦除，時(shí)間長全部擦除，時(shí)間長1010分鐘）分鐘） EPROMEPROM存在兩個(gè)問題存在兩個(gè)問題: : A. A.用紫外線燈的擦除時(shí)間長用紫外線燈的擦除時(shí)間長. . B. B.只能

28、整片擦除只能整片擦除, ,不能改寫個(gè)別單元或個(gè)別位不能改寫個(gè)別單元或個(gè)別位 4. 4. 電擦除可編程只讀存儲(chǔ)器電擦除可編程只讀存儲(chǔ)器EEPROMEEPROM 可多次改寫可多次改寫 字擦除方式字擦除方式 數(shù)據(jù)塊擦除數(shù)據(jù)塊擦除 5. 5. 閃速存儲(chǔ)器閃速存儲(chǔ)器(Flash Memory)(Flash Memory)又稱快擦存儲(chǔ)器又稱快擦存儲(chǔ)器 是在是在EEPROMEEPROM基礎(chǔ)上發(fā)展起來的新型電可擦可基礎(chǔ)上發(fā)展起來的新型電可擦可 編程的非易失性存儲(chǔ)器編程的非易失性存儲(chǔ)器 特點(diǎn)：高密度特點(diǎn)：高密度/ /非易失性非易失性/ /讀讀/ /寫寫, , 兼有兼有RAMRAM和和 ROMROM的特點(diǎn)。但它只

29、能整片擦除，可代替軟盤和的特點(diǎn)。但它只能整片擦除，可代替軟盤和 硬盤。擦寫次數(shù)可達(dá)硬盤。擦寫次數(shù)可達(dá)1010萬次以上。讀取時(shí)間小于萬次以上。讀取時(shí)間小于 10ns10ns。 如何用半導(dǎo)體存儲(chǔ)芯片（如何用半導(dǎo)體存儲(chǔ)芯片（SRAMSRAM、DRAMDRAM、 ROMROM）組成一個(gè)實(shí)際的存儲(chǔ)器。）組成一個(gè)實(shí)際的存儲(chǔ)器。 主存容量小時(shí)，采用主存容量小時(shí)，采用SRAMSRAM；主存容量；主存容量 大時(shí)，采用大時(shí)，采用DRAMDRAM；主存固化區(qū)，采用；主存固化區(qū)，采用ROMROM。 主存的組織涉及：主存的組織涉及： 1.M1.M的邏輯設(shè)計(jì)的邏輯設(shè)計(jì) 2.2.動(dòng)態(tài)動(dòng)態(tài)M M的刷新的刷新 3.3.主存與主

30、存與CPUCPU的連接的連接 4.4.主存的校驗(yàn)主存的校驗(yàn) 4.34.3主存儲(chǔ)器組織主存儲(chǔ)器組織 存儲(chǔ)器與存儲(chǔ)器與CPUCPU的連接：地址線的連接，數(shù)據(jù)的連接：地址線的連接，數(shù)據(jù) 線的連接，控制線的連接線的連接，控制線的連接 1.1.驅(qū)動(dòng)能力驅(qū)動(dòng)能力 2.2.存儲(chǔ)器芯片類型選擇存儲(chǔ)器芯片類型選擇 3.3.存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPUCPU的時(shí)序配合的時(shí)序配合 4.4.存儲(chǔ)器的地址分配和片選譯碼存儲(chǔ)器的地址分配和片選譯碼 5.5.行選信號與列選信號的產(chǎn)生行選信號與列選信號的產(chǎn)生 一、主存儲(chǔ)器設(shè)計(jì)的一般原則一、主存儲(chǔ)器設(shè)計(jì)的一般原則 二、主存儲(chǔ)器邏輯設(shè)計(jì)二、主存儲(chǔ)器邏輯設(shè)計(jì) 1. 存儲(chǔ)器容量的擴(kuò)

31、展存儲(chǔ)器容量的擴(kuò)展 (1) 位擴(kuò)展位擴(kuò)展（增加存儲(chǔ)字長）（增加存儲(chǔ)字長） 用用 2片片 1K 4位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 1K 8位位 的存儲(chǔ)器的存儲(chǔ)器 10根地址線根地址線 8根數(shù)據(jù)線根數(shù)據(jù)線 D D D 0 4 7 9 A A 0 21142114 CS WE 二、主存儲(chǔ)器邏輯設(shè)計(jì)二、主存儲(chǔ)器邏輯設(shè)計(jì) (2) 字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）字?jǐn)U展（增加存儲(chǔ)字的數(shù)量） 用用 2片片 1K 8位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 2K 8位位 的存儲(chǔ)器的存儲(chǔ)器 11根地址線根地址線 8根數(shù)據(jù)線根數(shù)據(jù)線 1K 8位位 1K 8位位 D7 D0 WE A1 A0 A9 CS0 A10 1 CS1 二、

32、主存儲(chǔ)器邏輯設(shè)計(jì)二、主存儲(chǔ)器邏輯設(shè)計(jì) (3) 字、位擴(kuò)展字、位擴(kuò)展 用用 8片片 1K 4位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 4K 8位位 的存儲(chǔ)器的存儲(chǔ)器 8根數(shù)據(jù)線根數(shù)據(jù)線 12根地址線根地址線 WE A8 A9 A0 . D7 D0 A11 A10 CS0CS1CS2CS3 片選片選 譯碼譯碼 . 1K41K41K41K41K41K41K41K4 二、主存儲(chǔ)器邏輯設(shè)計(jì)二、主存儲(chǔ)器邏輯設(shè)計(jì) 需解決：需解決：芯片的選用、芯片的選用、 例例1.1.用 用21142114（1K1K4 4）SRAMSRAM芯片組成容量為芯片組成容量為4K4K8 8 的存儲(chǔ)器。地址總線的存儲(chǔ)器。地址總線A15A15A0

33、,A0,雙向數(shù)據(jù)總線雙向數(shù)據(jù)總線 D7D7D0,D0,讀讀/ /寫信號線寫信號線R/WR/W。 給出芯片地址分配與片選邏輯給出芯片地址分配與片選邏輯, ,并畫出并畫出M M框圖?？驁D。 1.1.計(jì)算芯片數(shù)計(jì)算芯片數(shù) （1 1）先擴(kuò)展位數(shù)，再擴(kuò)展單元數(shù)。）先擴(kuò)展位數(shù)，再擴(kuò)展單元數(shù)。 地址分配與片選邏輯、地址分配與片選邏輯、 信號線的連接。信號線的連接。 2 2片片1K1K4 4 1K1K8 8 4 4組組1K1K8 8 4K4K8 8 8 8片片 存儲(chǔ)器尋址邏輯存儲(chǔ)器尋址邏輯 2.2.地址分配與片選邏輯地址分配與片選邏輯 （2 2）先擴(kuò)展單元數(shù)，再擴(kuò)展位數(shù)。）先擴(kuò)展單元數(shù)，再擴(kuò)展位數(shù)。 4 4片

34、片1K1K4 4 4K4K4 4 2 2組組4K4K4 4 4K4K8 8 8 8片片 芯片內(nèi)的芯片內(nèi)的尋址尋址 芯片外的芯片外的地址分配地址分配與與片選邏輯片選邏輯 為芯片分配哪幾位地為芯片分配哪幾位地 址，以便尋找片內(nèi)的址，以便尋找片內(nèi)的 存儲(chǔ)單元存儲(chǔ)單元 由哪幾位地址形由哪幾位地址形 成芯片選擇邏輯，成芯片選擇邏輯， 以便尋找芯片以便尋找芯片 存儲(chǔ)空間分配：存儲(chǔ)空間分配： 4KB4KB存儲(chǔ)器在存儲(chǔ)器在1616位地址空間（位地址空間（64KB64KB）中占據(jù)）中占據(jù) 任意連續(xù)區(qū)間。任意連續(xù)區(qū)間。 64KB64KB 1K1K4 41K1K4 4 1K1K4 41K1K4 4 1K1K4 41

35、K1K4 4 1K1K4 41K1K4 4 需需1212位地址位地址 尋址：尋址： 4KB4KB A A1515A A1212A A1111A A1010A A9 9A A0 0 A11A11A0A0 0 0 0 0 0 0 0 0 任意值任意值 0 0 0 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 0 1 0 1 0 0 0 0 1 0 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 片選片選 芯片地址芯片地址 低位地址分配給芯片，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片

36、地址芯片地址 片選信號片選信號 片選邏輯片選邏輯 1K1K 1K1K 1K1K 1K1K A9A9A0A0 A9A9A0A0 A9A9A0A0 A9A9A0A0 CS0CS0 CS1CS1 CS2CS2 CS3CS3 A A1111A A1010 A A1111A A1010 A A1111A A1010 A A1111A A1010 3.3.連接方式連接方式 （1 1）擴(kuò)展位數(shù)）擴(kuò)展位數(shù) 4 1K4 1K4 4 10 1K4 1K4 4 10 1K4 1K4 4 10 4 1K4 1K4 4 10 44 A9A0 D7D4 D3D0 4 4 R/W A11 A10 CS3 A11 A10 C

37、S0 A11 A10 CS1 A11 A10 CS2 （2 2）擴(kuò)展單元數(shù)）擴(kuò)展單元數(shù) （3 3）連接控制線）連接控制線 （4 4）形成片選邏輯電路）形成片選邏輯電路 片選信號產(chǎn)生的方式：片選信號產(chǎn)生的方式： 1）線選：所謂線選方式就是任取一根存）線選：所謂線選方式就是任取一根存 儲(chǔ)器內(nèi)部尋址線以外的其它地址線為選儲(chǔ)器內(nèi)部尋址線以外的其它地址線為選 片線。片線。 2）部分譯碼：取部分存儲(chǔ)器內(nèi)部尋址線）部分譯碼：取部分存儲(chǔ)器內(nèi)部尋址線 以外的其它地址線，通過地址譯碼器產(chǎn)以外的其它地址線，通過地址譯碼器產(chǎn) 生選片信號。生選片信號。 3）全譯碼：取全部存儲(chǔ)器內(nèi)部尋址線以）全譯碼：取全部存儲(chǔ)器內(nèi)部尋址

38、線以 外的其它地址線，通過地址譯碼器產(chǎn)生外的其它地址線，通過地址譯碼器產(chǎn)生 選片信號。選片信號。 片選信號產(chǎn)生的方式（全譯碼）片選信號產(chǎn)生的方式（全譯碼） 片選輸入 編碼輸入輸出 E3 E2 E1C B AY7 Y0 1 0 0 0 0 011111110（僅Y0有效） 0 0 111111101（僅Y1有效） 0 1 011111011（僅Y2有效） 0 1 111110111（僅Y3有效） 1 0 011101111（僅Y4有效） 1 0 111011111（僅Y5有效） 1 1 010111111（僅Y6有效） 1 1 101111111（僅Y7有效） 非上述情況 11111111（全無

39、效） E3 C B A E1 E2 Y0 Y7 74LS138 Y1 Y0E3 C B A E1 E2 Y1 Y2 Y3 A10 例例1 1（擴(kuò)展）：（擴(kuò)展）：片選信號采用全譯碼，假設(shè)片選信號采用全譯碼，假設(shè) 4K4K8 8 的存儲(chǔ)器地址范圍：的存儲(chǔ)器地址范圍：0000H0000H0FFFH0FFFH A A15 15A A1414A A1313A A1212A A1111A A1010A A9 9A A0 0 0 0 0 0 0 0 0 . 0 片選片選 芯片地址芯片地址 A11 A12 A13 A14 A15 CS0 CS1 CS2 CS3 0 0 0 0 0 0 1 . 1 0 0 0

40、0 0 1 0 . 0 0 0 0 0 0 1 1 . 1 0 0 0 0 1 0 0 . 0 0 0 0 0 1 0 1 . 1 0 0 0 0 1 1 0 . 0 0 0 0 0 1 1 1 . 1 問題問題1 1：假設(shè)假設(shè) A A15 15直接接 直接接E3E3，存儲(chǔ)器地址范圍？存儲(chǔ)器地址范圍？ 1K8位位 1K8位位 1K8位位 1K8位位 問題問題2 2：假設(shè)假設(shè) 4K4K8 8的存儲(chǔ)器地址范圍：的存儲(chǔ)器地址范圍：7000H7000H7FFFH7FFFH， 如何連接？如何連接？ 例例2.2.某半導(dǎo)體存儲(chǔ)器，按字節(jié)編址。其中，某半導(dǎo)體存儲(chǔ)器，按字節(jié)編址。其中，0000H0000H 07

41、FFH07FFH為為ROMROM區(qū)，選用區(qū)，選用EPROMEPROM芯片（芯片（2KB/2KB/片）；片）；0800H0800H 1FFFH1FFFH為為RAMRAM區(qū)，選用區(qū)，選用RAMRAM芯片（芯片（2KB/2KB/片片和和1KB/1KB/片）。地址片）。地址 總線總線A15A15A0A0（低）。（低）。(1)(1)計(jì)算芯片數(shù)計(jì)算芯片數(shù)(2)(2)給出地址分配和給出地址分配和 片選邏輯片選邏輯 (3)(3)畫出連接圖（全譯碼）。畫出連接圖（全譯碼）。 （1 1）計(jì)算容量和芯片數(shù)）計(jì)算容量和芯片數(shù) ROMROM區(qū)：區(qū)：2KB 2KB 單元數(shù)單元數(shù)= =末地址末地址- -首地址首地址+1=0

42、7FFH-0000H+1=800H=2K+1=07FFH-0000H+1=800H=2K 容量容量=2KB=2KB 芯片數(shù)芯片數(shù)=2KB/2KB=1 =2KB/2KB=1 RAMRAM區(qū)：區(qū)：3KB3KB 單元數(shù)單元數(shù)= =末地址末地址- -首地址首地址+1=1FFFH-0800H+1=1800H=6K+1=1FFFH-0800H+1=1800H=6K 容量容量=6KB=6KB 芯片數(shù)芯片數(shù)=6KB/2KB=3 =6KB/2KB=3 （2 2）地址分配與片選邏輯）地址分配與片選邏輯 A A1515A A1414A A1313A A1212A A1111A A1010A A9 9A A0 0 0

43、 0 00 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 1 1 1 1 0 0 00 0 0 1 0 1 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 0 0 0 0 00 0 0 1 0 1 0 0 0 0 0 8KB8KB 需需1313 位地位地 址尋址尋 址：址： ROMROM A12A12A0A0 64KB64KB 2K2K 2K2K 2K2K 2K2K RAMRAM 低位地址分配給芯片，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址

44、 片選信號片選信號 片選邏輯片選邏輯( (部分譯碼部分譯碼) ) 2K2K 2K2K A10A10A0A0 A10A10A0A0 CS0CS0 CS1CS1 A A1212A A1111 A A1212A A1111 0 0 00 0 0 1 1 1 1 1 1 1 1 0 0 00 0 0 1 1 1 1 0 0 0 0 2K2K 2K2K A10A10A0A0 A10A10A0A0 CS2CS2 CS3CS3 A A1212A A1111 A A1212A A1111 全譯碼：全譯碼： A A1515A A1414A A1313為全為全0 0 （3)3)畫出連接圖畫出連接圖 2K8 8 1

45、1 2K8 8 11 2K8 8 11 2K8 8 11A10A0 D7D0 R/W CS3CS0CS1CS2 ROM RAM RAM RAM Y0E3 C B A E1 E2 Y1 Y2 Y3 A11 A12 A13 A14 A15 +5V 例例2.2.某半導(dǎo)體存儲(chǔ)器，按字節(jié)編址。其中，某半導(dǎo)體存儲(chǔ)器，按字節(jié)編址。其中，0000H0000H 07FFH07FFH為為ROMROM區(qū)，選用區(qū)，選用EPROMEPROM芯片（芯片（2KB/2KB/片）；片）；0800H0800H 1FFFH1FFFH為為RAMRAM區(qū)，選用區(qū)，選用RAMRAM芯片（芯片（2KB/2KB/片和片和1KB/1KB/片片

46、）。地址）。地址 總線總線A15A15A0A0（低）。（低）。(1)(1)計(jì)算芯片數(shù)計(jì)算芯片數(shù)(2)(2)給出地址分配和給出地址分配和 片選邏輯片選邏輯 (3)(3)畫出連接圖（全譯碼）。畫出連接圖（全譯碼）。 （1 1）計(jì)算容量和芯片數(shù)）計(jì)算容量和芯片數(shù) ROMROM區(qū)：區(qū)：2KB 2KB 單元數(shù)單元數(shù)= =末地址末地址- -首地址首地址+1=07FFH-0000H+1=800H=2K+1=07FFH-0000H+1=800H=2K 容量容量=2KB=2KB 芯片數(shù)芯片數(shù)=2KB/2KB=1 =2KB/2KB=1 RAMRAM區(qū)：區(qū)：6KB6KB 單元數(shù)單元數(shù)= =末地址末地址- -首地址首

47、地址+1=1FFFH-0800H+1=1800H=6K+1=1FFFH-0800H+1=1800H=6K 容量容量=6KB=6KB 芯片數(shù)芯片數(shù)=6KB/=6KB/1KB1KB=6 =6 （2 2）地址分配與片選邏輯）地址分配與片選邏輯 A A1515A A1414A A1313A A1212A A1111A A1010A A9 9A A0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 0 0 0 0 8KB8KB 需需1

48、313 位地位地 址尋址尋 址：址： ROMROM A12A12A0A0 RAMRAM 低位地址分配給芯片，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號片選信號 片選邏輯（部分譯碼）片選邏輯（部分譯碼） 2K2K 1K1K A10A10A0A0 A9A9A0A0 CS0CS0 CS1CS1 A A1212A A1111 0 0 00 0 0 1 1 1 1 1 1 1 1 1 1 0 0 00 0 0 1 1 1 1 1 1 0 0 0 0 1K1KA9A9A0A0CS6CS6A A1212A A1111A A1010 A A1212A

49、 A1111A A1010 全譯碼：全譯碼： A A1515A A1414A A1313為全為全0 0 64KB64KB 2K2K 1K1K 1K1K 1K1K 0 0 00 0 0 0 1 0 1 1 1 1 1 1 1 0 0 00 0 0 0 1 0 1 1 1 0 0 0 0 1K1KA9A9A0A0CS2CS2A A1212A A1111A A1010 （3)3)畫出連接圖畫出連接圖 2K8 8 11 1K8 8 10 1K8 8 10A10A0 D7D0 R/W CS0CS1CS2 ROM RAM RAM Y0E3 C B A E1 E2 Y1 Y2 Y3 A11 A12 A13

50、A14 A15 +5V A10 CS3 CS4 CS5 CS6 如果選用如果選用RAMRAM芯片為芯片為21142114（1KX4/1KX4/片）片）? ? A10 A10A10 A10 A10 （3)3)畫出連接圖畫出連接圖( (選用選用RAMRAM芯片為芯片為2114)2114) Y0E3 C B A E1 E2 Y1 Y2 Y3 A11 A12 A13 A14 A15 +5V A10A10 A10A10 A10 A10 2K8 8 11 10A10A0 D7D0 R/W CS0CS1CS2 ROM CS3 CS4 CS5 CS6 1K4 4 RAM 1K4 RAM 4 10 1K4 4

51、RAM 1K4 RAM 4 例例3.3.某半導(dǎo)體存儲(chǔ)器，按字節(jié)編址。其中，某半導(dǎo)體存儲(chǔ)器，按字節(jié)編址。其中，0000H0000H 07FFH07FFH為為ROMROM區(qū)，選用區(qū)，選用EPROMEPROM芯片（芯片（2KB/2KB/片）；片）；0800H0800H 13FFH13FFH為為RAMRAM區(qū)區(qū)，選用，選用RAMRAM芯片（芯片（2KB/2KB/片和片和1KB/1KB/片）。地址片）。地址 總線總線A15A15A0A0（低）。給出地址分配和片選邏輯。（低）。給出地址分配和片選邏輯。 1.1.計(jì)算容量和芯片數(shù)計(jì)算容量和芯片數(shù) ROMROM區(qū)：區(qū)：2KB 2KB 單元數(shù)單元數(shù)=(=(末地址

52、末地址- -首地址首地址)+1=07FFH-0000H+1=800H=2K)+1=07FFH-0000H+1=800H=2K 容量容量=2KB=2KB 芯片數(shù)芯片數(shù)=2KB/2KB=1 =2KB/2KB=1 RAMRAM區(qū)：區(qū)：3KB3KB 單元數(shù)單元數(shù)=(=(末地址末地址- -首地址首地址)+1=13FFH-0800H+1=C00H=3K)+1=13FFH-0800H+1=C00H=3K 容量容量=3KB=3KB 芯片數(shù)芯片數(shù):2KB(1:2KB(1片片),1KB(1),1KB(1片片) ) 存儲(chǔ)空間分配：存儲(chǔ)空間分配： 2.2.地址分配與片選邏輯地址分配與片選邏輯 先安排大容量芯片（低地址

53、），先安排大容量芯片（低地址）， 再安排小容量芯片。再安排小容量芯片。 A A1515A A1414A A1313A A1212A A1111A A1010A A9 9A A0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 1 1 1 1 0 0 00 0 0 1 0 0 1 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 0 0 0 0 00 0 0 1 0 0 1 0 0 0 0 0 0 5KB5KB 需需1313 位地位地 址尋址尋 址：址： ROMROM A12

54、A12A0A0 64KB64KB 1K1K 2K2K 2K2K RAMRAM 低位地址分配給芯片，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號片選信號 片選邏輯片選邏輯 2K2K 2K2K 1K1K A10A10A0A0 A10A10A0A0 A9A9A0A0 CS0CS0 CS1CS1 CS2CS2 A A1212A A1111 A A1212A A1111 A A1212A A1111A A1010 A A1515A A1414A A1313為全為全0 0 例例4.4.用用64K64K8 8的的RAMRAM芯片和芯片和32K32K1

55、616的的ROMROM芯片組成芯片組成 256K256K1616的存儲(chǔ)器，地址范圍：的存儲(chǔ)器，地址范圍：00000H00000H3FFFFH3FFFFH， 其中其中ROMROM區(qū)：區(qū)：10000H10000H1FFFFH1FFFFH，其余為，其余為RAMRAM區(qū)的地址。區(qū)的地址。 1.1.地址線、數(shù)據(jù)線各多少根（或地址線、數(shù)據(jù)線各多少根（或MARMAR、MDRMDR多少位）？多少位）？ 2.RAM2.RAM、ROMROM芯片各多少片？芯片各多少片？ 解：解： 1. 256K1. 256K16=216=218 18 1616；地址線；地址線1818根、數(shù)據(jù)線根、數(shù)據(jù)線1616根根 2. ROM2

56、. ROM的單元數(shù)的單元數(shù):(1FFFFH-10000H+1)=64K:(1FFFFH-10000H+1)=64K ROM ROM的容量為：的容量為：64K64K1616， ROM ROM的芯片數(shù)：的芯片數(shù)：64K64K16/32K16/32K16=216=2； RAM RAM的容量為：的容量為：192K192K1616（256K-64K=192K256K-64K=192K），）， RAM RAM的芯片數(shù)：的芯片數(shù)：64K64K16/64K16/64K8=28=2； 三、主存的外部連接方式三、主存的外部連接方式 1.1.系統(tǒng)的結(jié)構(gòu)模式系統(tǒng)的結(jié)構(gòu)模式 (1) 最小系統(tǒng)模式最小系統(tǒng)模式 53 CP

57、U 存儲(chǔ)器 地址 數(shù)據(jù) 控制 當(dāng)系統(tǒng)要求存儲(chǔ)器容量不大時(shí)，可以把當(dāng)系統(tǒng)要求存儲(chǔ)器容量不大時(shí)，可以把 數(shù)據(jù)總線數(shù)據(jù)總線DB、地址總、地址總 線線AB、控制總線、控制總線CB的部分直接與存儲(chǔ)芯片相連。如圖的部分直接與存儲(chǔ)芯片相連。如圖4-24(a)。 三、主存的外部連接方式三、主存的外部連接方式 1.1.系統(tǒng)的結(jié)構(gòu)模式系統(tǒng)的結(jié)構(gòu)模式 (2) (2) 較大較大系統(tǒng)模式系統(tǒng)模式 當(dāng)系統(tǒng)要求存儲(chǔ)器容量較大時(shí)，需要有專門的接口芯片實(shí)現(xiàn)與當(dāng)系統(tǒng)要求存儲(chǔ)器容量較大時(shí)，需要有專門的接口芯片實(shí)現(xiàn)與 存儲(chǔ)器芯片的連接。例如地址鎖存器、數(shù)據(jù)緩沖器、總線控制器形存儲(chǔ)器芯片的連接。例如地址鎖存器、數(shù)據(jù)緩沖器、總線控制器形

58、 成總線，存儲(chǔ)器芯片就掛到總線上。如圖成總線，存儲(chǔ)器芯片就掛到總線上。如圖4-24(b)。 CPU 存儲(chǔ)器 地址 數(shù)據(jù) 控制 地址鎖存器 數(shù)據(jù)緩沖器 總線控制器 三、主存的外部連接方式三、主存的外部連接方式 1.1.系統(tǒng)的結(jié)構(gòu)模式系統(tǒng)的結(jié)構(gòu)模式 (3) (3) 專用存儲(chǔ)總線專用存儲(chǔ)總線模式模式 CPU 北橋北橋 芯片芯片 內(nèi)存內(nèi)存 AGP/PCIEAGP/PCIE CPUCPU類型類型 內(nèi)存類型內(nèi)存類型 主頻主頻 前端總線前端總線 等支持等支持 南橋南橋 芯片芯片 USBUSB鍵盤接口等鍵盤接口等 前端前端 總線總線 動(dòng)態(tài)存儲(chǔ)器依靠電容電荷存儲(chǔ)信息。平時(shí)無電源動(dòng)態(tài)存儲(chǔ)器依靠電容電荷存儲(chǔ)信息。平

59、時(shí)無電源 供電，時(shí)間一長電容電荷會(huì)泄放，需定期向電容供電，時(shí)間一長電容電荷會(huì)泄放，需定期向電容 補(bǔ)充電荷，以保持信息不變。補(bǔ)充電荷，以保持信息不變。 五、五、 存儲(chǔ)器的刷新與校驗(yàn)存儲(chǔ)器的刷新與校驗(yàn) 1.1.動(dòng)態(tài)存儲(chǔ)器刷新動(dòng)態(tài)存儲(chǔ)器刷新 定期向電容補(bǔ)充電荷定期向電容補(bǔ)充電荷刷新刷新 2.2.最大刷新間隔最大刷新間隔 在此期間，必須對所有動(dòng)態(tài)單元刷新一遍。在此期間，必須對所有動(dòng)態(tài)單元刷新一遍。 各動(dòng)態(tài)芯片可同時(shí)刷新，片內(nèi)按行刷新各動(dòng)態(tài)芯片可同時(shí)刷新，片內(nèi)按行刷新 2ms2ms 3.3.刷新方法刷新方法 （按行讀）。（按行讀）。 刷新一行所用的時(shí)間刷新一行所用的時(shí)間刷新周期刷新周期 （存取周期）（存

60、取周期） 刷新一塊芯片所需的刷新一塊芯片所需的刷新周期數(shù)刷新周期數(shù)由芯片矩陣由芯片矩陣 的的行數(shù)行數(shù)決定。決定。 對主存的訪問對主存的訪問 由由CPUCPU提供行、列地址，提供行、列地址， 隨機(jī)訪問。隨機(jī)訪問。 CPUCPU訪存：訪存： 動(dòng)態(tài)芯片刷新：動(dòng)態(tài)芯片刷新： 由刷新地址計(jì)數(shù)器由刷新地址計(jì)數(shù)器 提供行地址，定時(shí)刷新。提供行地址，定時(shí)刷新。 2ms2ms內(nèi)集中安排所有刷新周期。內(nèi)集中安排所有刷新周期。 4.4.刷新周期的安排方式刷新周期的安排方式( (刷新方式刷新方式) ) 死區(qū)死區(qū) 用在實(shí)時(shí)要用在實(shí)時(shí)要 求不高的場求不高的場 合。合。 （1 1）集中刷新）集中刷新 R/WR/W刷新刷新R