計算機組成原理課后習(xí)題及答案

1、2021/3/231 第一章第一章 計算機系統(tǒng)概論計算機系統(tǒng)概論 1. 什么是計算機系統(tǒng)、計算機硬件和計算機軟件 ?硬件和軟件哪個更重要? 解:P3 計算機系統(tǒng):由計算機硬件系統(tǒng)和軟件系統(tǒng)組成的 綜合體。 計算機硬件:指計算機中的電子線路和物理裝置。 計算機軟件：計算機運行所需的程序及相關(guān)資料 。 硬件和軟件在計算機系統(tǒng)中相互依存,缺一不可,因 此同樣重要。 2021/3/232 5. 馮諾依曼計算機的特點是什么? 解:馮諾依曼計算機的特點是:P8 計算機由運算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備 五大部件組成; 指令和數(shù)據(jù)以同同等地位存放于存儲器內(nèi),并可以按地址 訪問; 指令和數(shù)據(jù)均用二進

2、制表示; 指令由操作碼、地址碼兩大部分組成,操作碼用來表示操 作的性質(zhì),地址碼用來表示操作數(shù)在存儲器中的位置； 指令在存儲器中順序存放，通常自動順序取出執(zhí)行； 機器以運算器為中心（原始馮諾依曼機）。 2021/3/233 7. 解釋下列概念: 主機、CPU、主存、存儲單元、存儲元件、存儲基元、存儲元、存儲字、存儲字長、 存儲容量、機器字長、指令字長。 解:P9-10 主機:是計算機硬件的主體部分,由CPU和主存儲器MM合成為主機。 CPU：中央處理器,是計算機硬件的核心部件,由運算器和控制器組成;（早期的運算器 和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運算器和控制器外還集成了CACHE）

3、。 主存：計算機中存放正在運行的程序和數(shù)據(jù)的存儲器，為計算機的主要工作存儲器， 可隨機存取;由存儲體、各種邏輯部件及控制電路組成。 存儲單元：可存放一個機器字并具有特定存儲地址的存儲單位。 存儲元件：存儲一位二進制信息的物理元件，是存儲器中最小的存儲單位，又叫存儲 基元或存儲元，不能單獨存取。 存儲字：一個存儲單元所存二進制代碼的邏輯單位。 存儲字長：一個存儲單元所存二進制代碼的位數(shù)。 存儲容量：存儲器中可存二進制代碼的總量;（通常主、輔存容量分開描述）。 機器字長：指CPU一次能處理的二進制數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。 指令字長：一條指令的二進制代碼位數(shù)。 2021/3/234

4、 8. 解釋下列英文縮寫的中文含義: CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS 解:全面的回答應(yīng)分英文全稱、中文名、功能三部分。 CPU:Central Processing Unit,中央處理機（器）,是計算機硬件的核心部件,主要由運算器和控制器 組成。 PC：Program Counter，程序計數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可自動計數(shù)形成下 一條指令地址。 IR：Instruction Register，指令寄存器，其功能是存放當(dāng)前正在執(zhí)行的指令。 CU：Control Unit，控制單元（部件），為控制器的核心

5、部件，其功能是產(chǎn)生微操作命令序列。 ALU：Arithmetic Logic Unit，算術(shù)邏輯運算單元，為運算器的核心部件，其功能是進行算術(shù)、邏輯 運算。 ACC：Accumulator，累加器，是運算器中既能存放運算前的操作數(shù)，又能存放運算結(jié)果的寄存器 。 MQ：Multiplier-Quotient Register，乘商寄存器，乘法運算時存放乘數(shù)、除法時存放商的寄存器。 X：此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運算器中工作 寄存器之一，用來存放操作數(shù); MAR：Memory Address Register，存儲器地址寄存器，在主存中用來存放欲訪問的存

6、儲單元的地 址。 MDR：Memory Data Register，存儲器數(shù)據(jù)緩沖寄存器，在主存中用來存放從某單元讀出、或要寫 入某存儲單元的數(shù)據(jù)。 I/O：Input/Output equipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計算機內(nèi)部和 外界信息的轉(zhuǎn)換與傳送。 MIPS：Million Instruction Per Second，每秒執(zhí)行百萬條指令數(shù)，為計算機運算速度指標(biāo)的一種計 量單位。 2021/3/235 9. 畫出主機框圖,分別以存數(shù)指令“STA M”和加法指令“ADD M”（M 均為主存地址）為例,在圖中按序標(biāo)出完成該指令（包括取指令階段） 的信息流程（

7、如）。假設(shè)主存容量為256M*32位,在指令字長、存 儲字長、機器字長相等的條件下，指出圖中各寄存器的位數(shù)。 解:主機框圖如P13圖1.11所示。 （1）STA M指令:PCMAR，MARMM，MMMDR，MDRIR ， OP(IR) CU，Ad(IR) MAR，ACCMDR，MARMM，WR （2）ADD M指令:PCMAR，MARMM，MMMDR，MDRIR ， OP(IR) CU，Ad(IR) MAR，RD，MMMDR， MDRX，ADD，ALUACC，ACCMDR，WR 假設(shè)主存容量256M*32位，在指令字長、存儲字長、機器字長相等的 條件下，ACC、X、IR、MDR寄存器均為32位

8、，PC和MAR寄存器均 為28位。 2021/3/236 10. 指令和數(shù)據(jù)都存于存儲器中,計算機如何 區(qū)分它們? 解:計算機區(qū)分指令和數(shù)據(jù)有以下2種方法: 通過不同的時間段來區(qū)分指令和數(shù)據(jù),即在 取指令階段（或取指微程序）取出的為指 令,在執(zhí)行指令階段（或相應(yīng)微程序）取出 的即為數(shù)據(jù)。 通過地址來源區(qū)分，由PC提供存儲單元地 址的取出的是指令，由指令地址碼部分提 供存儲單元地址的取出的是操作數(shù) 2021/3/237 第二章第二章 計算機的發(fā)展與應(yīng)用計算機的發(fā)展與應(yīng)用 1. 通常計算機的更新?lián)Q代以什么為依據(jù)? 答:P22 主要以組成計算機基本電路的元器件為依據(jù),如電 子管、晶體管、集成電路等。

9、 2. 舉例說明專用計算機和通用計算機的區(qū)別。 答:按照計算機的效率、速度、價格和運行的經(jīng)濟 性和實用性可以將計算機劃分為通用計算機和專 用計算機。通用計算機適應(yīng)性強,但犧牲了效率、 速度和經(jīng)濟性,而專用計算機是最有效、最經(jīng)濟和 最快的計算機，但適應(yīng)性很差。例如個人電腦和 計算器。 2021/3/238 3. 什么是摩爾定律?該定律是否永遠生效? 為什么？ 答:P23,否,P36 2021/3/239 系系 統(tǒng)統(tǒng) 總總 線線 2021/3/2310 1. 什么是什么是總線總線?總線傳輸有何總線傳輸有何特點特點? 為了減輕總線的負載為了減輕總線的負載,總線上的總線上的部件都部件都應(yīng)具應(yīng)具 備什么

10、特點？備什么特點？ 解解:總線是總線是多個部件共享多個部件共享的傳輸部件的傳輸部件; 總線傳輸?shù)目偩€傳輸?shù)奶攸c特點是是:某一時刻只能有某一時刻只能有 一路信息在總線上傳輸一路信息在總線上傳輸,即分時使用即分時使用; 為了減輕總線負載為了減輕總線負載,總線上的部件應(yīng)通總線上的部件應(yīng)通 過過三態(tài)驅(qū)動緩沖電路三態(tài)驅(qū)動緩沖電路與總線連通。與總線連通。 2021/3/2311 4. 為什么要設(shè)置為什么要設(shè)置總線判優(yōu)控制總線判優(yōu)控制?常見的集常見的集 中式總線控制有中式總線控制有幾種幾種?各有何各有何特點特點？哪種方式響？哪種方式響 應(yīng)時間應(yīng)時間最快最快？哪種方式對電路故障？哪種方式對電路故障最敏感最敏感

11、？ 解解:總線判優(yōu)控制總線判優(yōu)控制解決多個部件同時申請總解決多個部件同時申請總 線時的使用權(quán)分配問題線時的使用權(quán)分配問題; 常見的集中式總線控制有常見的集中式總線控制有三種三種: 鏈?zhǔn)讲樵?、計?shù)器查詢、獨立請求鏈?zhǔn)讲樵?、計?shù)器查詢、獨立請求; 特點特點:鏈?zhǔn)讲樵兎绞竭B線簡單鏈?zhǔn)讲樵兎绞竭B線簡單,易于擴充易于擴充,對電對電 路故障最敏感路故障最敏感;計數(shù)器查詢方式計數(shù)器查詢方式優(yōu)先級設(shè)置較靈活優(yōu)先級設(shè)置較靈活, 對故障不敏感，連線及控制過程較復(fù)雜；獨立請對故障不敏感，連線及控制過程較復(fù)雜；獨立請 求方式求方式判優(yōu)速度最快判優(yōu)速度最快，但硬件器件用量大，連線，但硬件器件用量大，連線 多，成本較高。

12、多，成本較高。 2021/3/2312 5. 解釋概念解釋概念:總線寬度、總線帶寬、總線復(fù)總線寬度、總線帶寬、總線復(fù) 用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備 （或從模塊）、總線的傳輸周期、總線的通信控制。（或從模塊）、總線的傳輸周期、總線的通信控制。 解解: 總線寬度總線寬度指數(shù)據(jù)總線的位（根）數(shù)指數(shù)據(jù)總線的位（根）數(shù),用用bit （位）作單位。（位）作單位。 總線帶寬總線帶寬指總線在單位時間內(nèi)可以傳輸?shù)闹缚偩€在單位時間內(nèi)可以傳輸?shù)?數(shù)據(jù)總量數(shù)據(jù)總量,相當(dāng)于總線的數(shù)據(jù)傳輸率相當(dāng)于總線的數(shù)據(jù)傳輸率,等于總線工作等于總線工作 頻率頻率與與總線寬度（字節(jié)

13、數(shù)）的乘積?？偩€寬度（字節(jié)數(shù)）的乘積。 總線復(fù)用總線復(fù)用指兩種不同性質(zhì)且不同時出現(xiàn)的指兩種不同性質(zhì)且不同時出現(xiàn)的 信號分時使用同一組總線，稱為總線的信號分時使用同一組總線，稱為總線的“多路分時多路分時 復(fù)用復(fù)用”。 2021/3/2313 總線的主設(shè)備總線的主設(shè)備（主模塊）（主模塊）指一次總指一次總 線傳輸期間線傳輸期間,擁有總線控制權(quán)擁有總線控制權(quán)的設(shè)備（模塊）的設(shè)備（模塊）; 總線的從設(shè)備總線的從設(shè)備（從模塊）（從模塊）指一次總指一次總 線傳輸期間線傳輸期間,配合配合主設(shè)備完成傳輸?shù)脑O(shè)備（模主設(shè)備完成傳輸?shù)脑O(shè)備（模 塊）塊）,它只能它只能被動接受被動接受主設(shè)備發(fā)來的命令主設(shè)備發(fā)來的命令;

14、總線的傳輸周期總線的傳輸周期總線完成總線完成一次完整一次完整 而可靠的傳輸而可靠的傳輸所需時間所需時間; 總線的通信控制總線的通信控制指總線傳送過程中指總線傳送過程中 雙方的雙方的時間配合方式時間配合方式。 2021/3/2314 6. 試試比較比較同步通信和異步通信。同步通信和異步通信。 解解: 同步通信同步通信由統(tǒng)一時鐘控制的通信由統(tǒng)一時鐘控制的通信, 控制方式簡單控制方式簡單,靈活性差靈活性差,當(dāng)系統(tǒng)中各部件工當(dāng)系統(tǒng)中各部件工 作速度差異較大時，總線工作效率明顯下降。作速度差異較大時，總線工作效率明顯下降。 適合于速度差別不大的場合適合于速度差別不大的場合; 異步通信異步通信不由統(tǒng)一時鐘

15、控制的通信，不由統(tǒng)一時鐘控制的通信， 部件間部件間采用應(yīng)答方式采用應(yīng)答方式進行聯(lián)系，控制方式較進行聯(lián)系，控制方式較 同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作 速度差異較大時，有利于提高總線工作效率。速度差異較大時，有利于提高總線工作效率。 2021/3/2315 8. 為什么說為什么說半同步通信半同步通信 同時保留同時保留了同步通信和異步了同步通信和異步 通信的特點通信的特點? 解解: 半同步通信半同步通信既能像既能像同步同步 通信通信那樣那樣由統(tǒng)一時鐘控制由統(tǒng)一時鐘控制,又又 能像能像異步通信異步通信那樣那樣允許傳輸允許傳輸 時間不一致時間不一致,因此因此

16、工作效率介工作效率介 于兩者之間于兩者之間。 2021/3/2316 10. 什么是什么是總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)?為什么要為什么要設(shè)置設(shè)置 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)?目前目前流行的流行的總線標(biāo)準(zhǔn)有哪些？總線標(biāo)準(zhǔn)有哪些？ 什么是什么是即插即用即插即用？哪些哪些總線有這一特點？總線有這一特點？ 解解: 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)可理解為系統(tǒng)與模塊、可理解為系統(tǒng)與模塊、 模塊與模塊之間的互連的標(biāo)準(zhǔn)界面。模塊與模塊之間的互連的標(biāo)準(zhǔn)界面。 總線標(biāo)準(zhǔn)的總線標(biāo)準(zhǔn)的設(shè)置設(shè)置主要解決不同廠家各主要解決不同廠家各 類模塊化產(chǎn)品的類模塊化產(chǎn)品的兼容兼容問題問題; 目前流行的總線標(biāo)準(zhǔn)有目前流行的總線標(biāo)準(zhǔn)有:ISA、EISA、 PCI等等;

17、即插即用即插即用指任何擴展卡插入系統(tǒng)指任何擴展卡插入系統(tǒng) 便可工作。便可工作。EISA、PCI等具有此功能。等具有此功能。 2021/3/2317 11. 畫一個具有畫一個具有雙向傳輸功能的總線雙向傳輸功能的總線邏邏 輯圖。輯圖。 解解:此題實際上是要求設(shè)計一個此題實際上是要求設(shè)計一個雙向總雙向總 線收發(fā)器線收發(fā)器,設(shè)計要素為設(shè)計要素為三態(tài)、方向、使能三態(tài)、方向、使能等控等控 制功能的實現(xiàn)制功能的實現(xiàn),可參考可參考74LS245等總線緩沖等總線緩沖 器芯片內(nèi)部電路。器芯片內(nèi)部電路。 邏輯圖邏輯圖如下如下:（n位）位） G DIRA1 B1 An Bn 使能使能 控制控制 方向方向 控制控制 2

18、021/3/2318 錯誤的設(shè)計錯誤的設(shè)計: CPUMM I/O1I/O2I/On 這個方案的這個方案的錯誤錯誤是是: 不合題意不合題意。按題意要求應(yīng)畫出邏輯線路圖而。按題意要求應(yīng)畫出邏輯線路圖而 不是邏輯框圖。不是邏輯框圖。 2021/3/2319 12. 設(shè)數(shù)據(jù)總線上接有設(shè)數(shù)據(jù)總線上接有A、 B、C、D四個寄存器四個寄存器,要求選要求選 用合適的用合適的74系列芯片系列芯片,完成下完成下 列邏輯設(shè)計列邏輯設(shè)計: （1） 設(shè)計一個電路設(shè)計一個電路,在同一在同一 時間實現(xiàn)時間實現(xiàn)DA、DB和和 DC寄存器間的傳送寄存器間的傳送; （2） 設(shè)計一個電路，實現(xiàn)設(shè)計一個電路，實現(xiàn) 下列操作下列操作:

19、 T0時刻完成時刻完成D總線總線; ; T1時刻完成時刻完成總線總線A; ; T2時刻完成時刻完成A總線；總線； T3時刻完成時刻完成總線總線B。 2021/3/2320 解解: （1）采用）采用三態(tài)輸出三態(tài)輸出的的D型寄存器型寄存器 74LS374做做A、B、C、D四個寄存四個寄存 器器,其其輸出可直接掛總線輸出可直接掛總線。A、B、 C三個寄存器的輸入三個寄存器的輸入采用同一脈沖采用同一脈沖 打入打入。注意。注意-OE為為電平控制電平控制,與打入與打入 脈沖間的時間配合關(guān)系為脈沖間的時間配合關(guān)系為: 2021/3/2321 現(xiàn)以現(xiàn)以8位總線為例位總線為例,設(shè)計此電路設(shè)計此電路,如下圖示如下

20、圖示: 2021/3/2322 （2）寄存器設(shè)置同（）寄存器設(shè)置同（1）,由于由于 本題中發(fā)送、接收不在同一節(jié)拍本題中發(fā)送、接收不在同一節(jié)拍,因因 此總線需設(shè)此總線需設(shè)鎖存器緩沖鎖存器緩沖,鎖存器采用鎖存器采用 74LS373（電平使能輸入）。節(jié)拍、（電平使能輸入）。節(jié)拍、 脈沖配合關(guān)系如下脈沖配合關(guān)系如下: 2021/3/2323 節(jié)拍、脈沖分配邏輯如下節(jié)拍、脈沖分配邏輯如下: 2021/3/2324 節(jié)拍、脈沖時序圖如下節(jié)拍、脈沖時序圖如下: 2021/3/2325 以以8位總線為例位總線為例,電路設(shè)計如下電路設(shè)計如下: （圖中（圖中,A、B、C、D四個寄存器與數(shù)據(jù)總線的四個寄存器與數(shù)據(jù)總

21、線的 連接方法同上。）連接方法同上。） 2021/3/2326 14. 設(shè)總線的時鐘頻率為設(shè)總線的時鐘頻率為 8MHz,一個一個總線周期等于總線周期等于一個一個時鐘時鐘 周期。如果一個總線周期中并行周期。如果一個總線周期中并行 傳送傳送16位位數(shù)據(jù)數(shù)據(jù),試問試問總線的帶寬總線的帶寬是是 多少多少? 解解: 總線寬度總線寬度 = 16位位/8 =2B 總線帶寬總線帶寬 = 8MHz2B =16MB/s 2021/3/2327 15. 在一個在一個32位位的總線系統(tǒng)中的總線系統(tǒng)中,總線的時總線的時 鐘頻率為鐘頻率為66MHz,假設(shè)總線最短傳輸周期為假設(shè)總線最短傳輸周期為4 個個時鐘周期時鐘周期,試

22、計算總線的試計算總線的最大數(shù)據(jù)傳輸率最大數(shù)據(jù)傳輸率。 若想若想提高提高數(shù)據(jù)傳輸率，可采取什么數(shù)據(jù)傳輸率，可采取什么措施措施? 解法解法1: 總線寬度總線寬度 =32位位/8 =4B 時鐘周期時鐘周期 =1/ 66MHz =0.015s 總線最短傳輸周期總線最短傳輸周期 =0.015s4 =0.06s 總線最大數(shù)據(jù)傳輸率總線最大數(shù)據(jù)傳輸率 = 4B/0.06s =66.67MB/s 2021/3/2328 解法解法2: 總線工作頻率總線工作頻率 = 66MHz/4 =16.5MHz 總線最大數(shù)據(jù)傳輸率總線最大數(shù)據(jù)傳輸率 =16.5MHz4B =66MB/s 若想若想提高提高總線的數(shù)據(jù)傳輸率總線的

23、數(shù)據(jù)傳輸率, 可可提高提高總線的時鐘頻率總線的時鐘頻率,或或減少減少總總 線周期中的時鐘個數(shù)線周期中的時鐘個數(shù),或或增加增加總線總線 寬度。寬度。 2021/3/2329 16. 在異步串行傳送系統(tǒng)中在異步串行傳送系統(tǒng)中,字符格式字符格式 為為:1個個起始位、起始位、8個個數(shù)據(jù)位、數(shù)據(jù)位、1個個校驗位、校驗位、2 個個終止位。若要求每秒傳送終止位。若要求每秒傳送120個個字符字符,試求試求 傳送的傳送的波特率波特率和和比特率比特率。 解解: 一幀一幀 =1+8+1+2 =12位位 波特率波特率 =120幀幀/秒秒12位位 =1440波特波特 比特率比特率 = 1440波特波特（8/12） =9

24、60bps 或或:比特率比特率 = 120幀幀/秒秒8 =960bps 2021/3/2330 存存 儲儲 器器 2021/3/2331 3. 存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什 么地方?為什么要分這些層次?計算機如 何管理這些層次？ 答:存儲器的層次結(jié)構(gòu)主要體現(xiàn)在 Cache主存和主存輔存這兩個存儲 層次上。 Cache主存層次在存儲系統(tǒng)中主 要對CPU訪存起加速作用,即從整體運行 的效果分析,CPU訪存速度加快,接近于 Cache的速度，而尋址空間和位價卻接 近于主存。 主存輔存層次在存儲系統(tǒng)中主要 起擴容作用，即從程序員的角度看，他 所使用的存儲器其容量和位價接近于輔 存，而速度接近于主存。

25、2021/3/2332 綜合上述兩個存儲層次的作用,從整個存 儲系統(tǒng)來看,就達到了速度快、容量大、位價低 的優(yōu)化效果。 主存與CACHE之間的信息調(diào)度功能全部 由硬件自動完成。而主存輔存層次的調(diào)度目 前廣泛采用虛擬存儲技術(shù)實現(xiàn),即將主存與輔存 的一部份通過軟硬結(jié)合的技術(shù)組成虛擬存儲器， 程序員可使用這個比主存實際空間（物理地址 空間）大得多的虛擬地址空間（邏輯地址空間） 編程，當(dāng)程序運行時，再由軟、硬件自動配合 完成虛擬地址空間與主存實際物理空間的轉(zhuǎn)換。 因此，這兩個層次上的調(diào)度或轉(zhuǎn)換操作對于程 序員來說都是透明的。 2021/3/2333 4. 說明存取周期和存取時間的區(qū)別。 解:存取周期和

26、存取時間的主要區(qū)別是:存取 時間僅為完成一次操作的時間,而存取周期不僅包 含操作時間,還包含操作后線路的恢復(fù)時間。即: 存取周期 = 存取時間 + 恢復(fù)時間 5. 什么是存儲器的帶寬?若存儲器的數(shù)據(jù)總 線寬度為32位,存取周期為200ns，則存儲器的帶 寬是多少? 解：存儲器的帶寬指單位時間內(nèi)從存儲器進 出信息的最大數(shù)量。 存儲器帶寬 = 1/200ns 32位 = 160M位/秒 = 20MB/S = 5M字/秒 注意字長（32位）不是16位。 （注：本題的兆單位來自時間=106） 2021/3/2334 6. 某機字長為32位,其存儲容量是 64KB,按字編址其尋址范圍是多少?若主存 以字

27、節(jié)編址,試畫出主存字地址和字節(jié)地址 的分配情況。 解:存儲容量是64KB時，按字節(jié)編址 的尋址范圍就是64KB，則: 按字尋址范圍 = 64K8 / 32=16K字 按字節(jié)編址時的主存地址分配圖如下: 3 2021/3/2335 討論: 1、 在按字節(jié)編址的前提下,按字尋 址時,地址仍為16位,即地址編碼范圍仍 為064K-1，但字空間為16K字，字地 址不連續(xù)。 2、 字尋址的單位為字，不是B（字 節(jié)）。 3、 畫存儲空間分配圖時要畫出上限。 2021/3/2336 7. 一個容量為16K32位的存儲器,其地址 線和數(shù)據(jù)線的總和是多少?當(dāng)選用下列不同規(guī)格 的存儲芯片時,各需要多少片? 1K4

28、位,2K8位，4K4位，16K1位， 4K8位，8K8位 解: 地址線和數(shù)據(jù)線的總和 = 14 + 32 = 46根; 各需要的片數(shù)為: 1K4:16K32 /1K4 = 168 = 128片 2K8：16K32 /2K 8 = 8 4 = 32片 4K4：16K32 /4K 4 = 4 8 = 32片 16K1：16K 32 / 16K 1 = 32片 4K8：16K32 /4K8 = 4 4 = 16片 8K8：16K32 / 8K 8 = 2X4 = 8片 2021/3/2337 討論: 地址線根數(shù)與容量為2的 冪的關(guān)系,在此為214,14根; 數(shù)據(jù)線根數(shù)與字長位數(shù)相 等,在此為32根。

29、（注:不是2的 冪的關(guān)系。 ） :32=25，5根 2021/3/2338 8. 試比較靜態(tài)RAM和動態(tài)RAM。 答:靜態(tài)RAM和動態(tài)RAM的比較見下表: 2021/3/2339 9. 什么叫刷新?為什么要刷新?說明刷 新有幾種方法。 解:刷新對DRAM定期進行的全部 重寫過程; 刷新原因因電容泄漏而引起的 DRAM所存信息的衰減需要及時補充,因此 安排了定期刷新操作; 常用的刷新方法有三種集中式、 分散式、異步式。 集中式:在最大刷新間隔時間內(nèi),集中安 排一段時間進行刷新; 分散式:在每個讀/寫周期之后插入一個 刷新周期,無CPU訪存死時間； 異步式：是集中式和分散式的折衷。 2021/3/

30、2340 討論: 1）刷新與再生的比較: 共同點: 動作機制一樣。都是利用 DRAM存儲元破壞性讀操作時的重 寫過程實現(xiàn); 操作性質(zhì)一樣。都是屬于重 寫操作。 2021/3/2341 區(qū)別: 解決的問題不一樣。再生主要解 決DRAM存儲元破壞性讀出時的信息重 寫問題;刷新主要解決長時間不訪存時的 信息衰減問題。 操作的時間不一樣。再生緊跟在讀 操作之后,時間上是隨機進行的;刷新以 最大間隔時間為周期定時重復(fù)進行。 動作單位不一樣。再生以存儲單 元為單位,每次僅重寫剛被讀出的一個字 的所有位;刷新以行為單位,每次重寫整 個存儲器所有芯片內(nèi)部存儲矩陣的同一 行。 2021/3/2342 芯片內(nèi)部I

31、/O操作不一樣。讀出再生 時芯片數(shù)據(jù)引腳上有讀出數(shù)據(jù)輸出;刷新 時由于CAS信號無效,芯片數(shù)據(jù)引腳上無 讀出數(shù)據(jù)輸出（唯RAS有效刷新,內(nèi)部 讀）。鑒于上述區(qū)別,為避免兩種操作混 淆，分別叫做再生和刷新。 2）CPU訪存周期與存取周期的區(qū)別 : CPU訪存周期是從CPU一邊看到的 存儲器工作周期，他不一定是真正的存 儲器工作周期;存取周期是存儲器速度指 標(biāo)之一，它反映了存儲器真正的工作周 期時間。 2021/3/2343 3）分散刷新是在讀寫周期之 后插入一個刷新周期,而不是在讀寫 周期內(nèi)插入一個刷新周期,但此時讀 寫周期和刷新周期合起來構(gòu)成CPU 訪存周期。 4）刷新定時方式有3種而不是 2

32、種,一定不要忘了最重要、性能最 好的異步刷新方式。 2021/3/2344 10. 半導(dǎo)體存儲器芯片的譯碼驅(qū)動 方式有幾種? 解:半導(dǎo)體存儲器芯片的譯碼驅(qū)動 方式有兩種:線選法和重合法。 線選法:地址譯碼信號只選中同一 個字的所有位,結(jié)構(gòu)簡單,費器材; 重合法：地址分行、列兩部分譯碼, 行、列譯碼線的交叉點即為所選單元。 這種方法通過行、列譯碼信號的重合來 選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材 用量，是最常用的譯碼驅(qū)動方式。 2021/3/2345 11. 一個8K8位的動態(tài)RAM芯片,其 內(nèi)部結(jié)構(gòu)排列成256256形式,存取周期為 0.1s。試問采用集中刷新、分散刷新及異 步刷新三種方式的刷新

33、間隔各為多少? 注:該題題意不太明確。實際上,只有異 步刷新需要計算刷新間隔。 解:設(shè)DRAM的刷新最大間隔時間為2ms， 則 異步刷新的刷新間隔 =2ms/256行 =0.0078125ms =7.8125s 即:每7.8125s刷新一行。 集中刷新時， 刷新最晚啟動時間=2ms-0.1s256行 =2ms-25.6s=1974.4s 2021/3/2346 集中刷新啟動后, 刷新間隔 = 0.1s 即:每0.1s刷新一行。 集中刷新的死時間 =0.1s256行 =25.6s 分散刷新的刷新間隔 =0.1s2 =0.2s 即:每0.2s刷新一行。 分散刷新一遍的時間 =0.1s2256行 =

34、51.2s 則 分散刷新時, 2ms內(nèi)可重復(fù)刷新遍數(shù) =2ms/ 51.2s 39遍 2021/3/2347 12. 畫出用10244位的存儲芯片組成一個容 量為64K8位的存儲器邏輯框圖。要求將64K分成 4個頁面,每個頁面分16組,指出共需多少片存儲芯片? （注:將存儲器分成若干個容量相等的區(qū)域,每一個 區(qū)域可看做一個頁面。） 解:設(shè)采用SRAM芯片， 總片數(shù) = 64K 8位 / 1024 4位 = 64 2 = 128片 題意分析:本題設(shè)計的存儲器結(jié)構(gòu)上分為總體、 頁面、組三級，因此畫圖時也應(yīng)分三級畫。首先應(yīng) 確定各級的容量： 頁面容量 = 總?cè)萘?/ 頁面數(shù) = 64K 8位 / 4

35、 = 16K 8位; 2021/3/2348 組容量 = 頁面容量 / 組數(shù) = 16K 8位 / 16 = 1K 8 位; 組內(nèi)片數(shù) = 組容量 / 片容量 = 1K8位 / 1K4位 = 2片; 地址分配: 組邏輯圖如下組邏輯圖如下:（位擴展位擴展） 2021/3/2349 頁面邏輯框圖:（字擴展） 4:16 2021/3/2350 存儲器邏輯框圖:（字擴展） 2021/3/2351 13. 設(shè)有一個64K8位的RAM芯片,試問該芯 片共有多少個基本單元電路（簡稱存儲基元）?欲設(shè) 計一種具有上述同樣多存儲基元的芯片,要求對芯片 字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小,試 確定這種芯片的

36、地址線和數(shù)據(jù)線，并說明有幾種解 答。 解: 存儲基元總數(shù) = 64K 8位 = 512K位 = 219位; 思路:如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡 量把存儲元安排在字向，因為地址位數(shù)和字數(shù)成2的 冪的關(guān)系，可較好地壓縮線數(shù)。 2021/3/2352 設(shè)地址線根數(shù)為a,數(shù)據(jù)線根數(shù)為b,則片容量為 :2a b = 219;b = 219-a; 若a = 19,b = 1，總和 = 19+1 = 20; a = 18，b = 2，總和 = 18+2 = 20； a = 17，b = 4，總和 = 17+4 = 21； a = 16，b = 8 總和 = 16+8 = 24； 由上可看出:片字數(shù)越

37、少，片字長越長，引腳數(shù) 越多。片字數(shù)、片位數(shù)均按2的冪變化。 結(jié)論:如果滿足地址線和數(shù)據(jù)線的總和為最小， 這種芯片的引腳分配方案有兩種：地址線 = 19根， 數(shù)據(jù)線 = 1根；或地址線 = 18根，數(shù)據(jù)線 = 2根。 2021/3/2353 14. 某某8位位微型機微型機地址碼為地址碼為18位位,若使若使 用用4K4位位的的RAM芯片組成模塊板結(jié)構(gòu)的存芯片組成模塊板結(jié)構(gòu)的存 儲器儲器,試問試問: （1）該機所允許的）該機所允許的最大主存空間最大主存空間是多是多 少少? （2）若每個模塊板為）若每個模塊板為32K8位位,共需共需 幾個幾個模塊板模塊板? （3）每個模塊板內(nèi)共有）每個模塊板內(nèi)共有幾

38、片幾片RAM芯片？芯片？ （4）共有）共有多少片多少片RAM？ （5）CPU如何如何選擇選擇各模塊板？各模塊板？ 2021/3/2354 解: （1）218 = 256K,則該機所允許的最大 主存空間是256K8位（或256KB）; （2）模塊板總數(shù) = 256K8 / 32K8 = 8塊; （3）板內(nèi)片數(shù) = 32K8位 / 4K4位 = 8 2 = 16片; （4）總片數(shù) = 16片 8 = 128片； （5）CPU通過最高3位地址譯碼選板, 次高3位地址譯碼選片。地址格式分配如 下: 17 15 14 12 11 0 2021/3/2355 15. 設(shè)CPU共有16根地址線,8根數(shù)據(jù)線,

39、并用-MREQ （低電平有效）作訪存控制信號,R/-W作讀/寫命令信號 （高電平為讀，低電平為寫）。現(xiàn)有這些存儲芯片: ROM（2K8位，4K4位，8K8位），RAM（1K4 位，2K8位，4K8位），及74138譯碼器和其他門電 路（門電路自定）。 試從上述規(guī)格中選用合適的芯片，畫出CPU和存儲 芯片的連接圖。要求如下: （1）最小4K地址為系統(tǒng)程序區(qū)，409616383地址范 圍為用戶程序區(qū); （2）指出選用的存儲芯片類型及數(shù)量; （3）詳細畫出片選邏輯。 2021/3/2356 解: （1）地址空間分配圖如下: 2021/3/2357 （2）選片:ROM:4K 4位:2片; RAM：4K

40、 8位：3片; （3）CPU和存儲器連接邏輯圖及片選邏輯： C B A -Y0-Y1-Y2-Y3 2021/3/2358 討論: 1）選片:當(dāng)采用字擴展和位擴展所用芯片一 樣多時,選位擴展。 理由:字擴展需設(shè)計片選譯碼,較麻煩,而位擴 展只需將數(shù)據(jù)線按位引出即可。 本題如選用2K8 ROM，則RAM也應(yīng)選2K8的。 否則片選要采用二級譯碼，實現(xiàn)較麻煩。 當(dāng)需要RAM、ROM等多種芯片混用時，應(yīng)盡量 選容量等外特性較為一致的芯片，以便于簡化連 線。 2）應(yīng)盡可能的避免使用二級譯碼，以使設(shè)計 簡練。但要注意在需要二級譯碼時如果不使用， 會使選片產(chǎn)生二意性。 2021/3/2359 3）片選譯碼器的

41、各輸出所選的存儲區(qū)域是一樣大的, 因此所選芯片的字容量應(yīng)一致,如不一致時就要考慮二級 譯碼。 4）其它常見錯誤: EPROM的PD端接地; （PD為功率下降控制端,當(dāng)輸入為高時，進入功率下降狀 態(tài)。因此PD端的合理接法是與片選端-CS并聯(lián)。） ROM連讀/寫控制線-WE; （ROM無讀/寫控制端） 注:該題缺少“系統(tǒng)程序工作區(qū)”條件。 2021/3/2360 16. CPU假設(shè)同上題,現(xiàn)有8片8K8位的RAM芯片 與CPU相連。 （1）用74138譯碼器畫出CPU與存儲芯片的連接 圖; （2）寫出每片RAM的地址范圍; （3）如果運行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù), 以A000H為起始地址的存

42、儲芯片都有與其相同的數(shù)據(jù), 分析故障原因。 （4）根據(jù)（1）的連接圖，若出現(xiàn)地址線A13與 CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果? 2021/3/2361 解: （1）CPU與存儲器芯片連接邏輯圖: R/-W D70 A120 -MREQ A13 A14 A15 2021/3/2362 （2）地址空間分配圖: 2021/3/2363 （3）如果運行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后, 以A000H為起始地址的存儲芯片都有與其相同的數(shù)據(jù),則 根本的故障原因為:該存儲芯片的片選輸入端很可能總是 處于低電平。可能的情況有: 1）該片的-CS端與-WE端錯連或短路; 2）該片的-CS端與CPU的

43、-MREQ端錯連或短路; 3）該片的-CS端與地線錯連或短路; 在此,假設(shè)芯片與譯碼器本身都是好的。 2021/3/2364 （4）如果地址線A13與 CPU斷線,并搭接到高電平上,將 會出現(xiàn)A13恒為“1”的情況。此時 存儲器只能尋址A13=1的地址空 間,A13=0的另一半地址空間將永 遠訪問不到。若對A13=0的地址 空間進行訪問，只能錯誤地訪問 到A13=1的對應(yīng)空間中去。 2021/3/2365 22. 某機字長為16位,常規(guī)的存儲空間為64K字, 若想不改用其他高速的存儲芯片,而使訪存速度提高到 8倍，可采取什么措施?畫圖說明。 解:若想不改用高速存儲芯片，而使訪存速度提 高到8倍

44、，可采取多體交叉存取技術(shù)，圖示如下: 2021/3/2366 8體交叉訪問時序: 2021/3/2367 23. 設(shè)CPU共有16根地址線,8根數(shù)據(jù)線, 并用M/-IO作為訪問存儲器或I/O的控制信號 （高電平為訪存,低電平為訪I/O)，-WR（低電 平有效）為寫命令，-RD（低電平有效）為讀 命令。設(shè)計一個容量為64KB的采用低位交叉 編址的8體并行結(jié)構(gòu)存儲器?，F(xiàn)有右圖所示的 存儲芯片及138譯碼器。 畫出CPU和存儲芯片（芯片容量自定） 的連接圖，并寫出圖中每個存儲芯片的地址范 圍（用十六進制數(shù)表示）。 2021/3/2368 解:芯片容量=64KB/8=8KB 每個芯片（體）的地址范圍以

45、8為模低位交叉分布如下: 2021/3/2369 方案1:8體交叉編址的CPU和存儲芯片的連接圖: 2021/3/2370 方案2:8體交叉并行存取系統(tǒng)體內(nèi)邏輯如下: 2021/3/2371 CPU和各體的連接圖:由于存儲器單體的工作速率和總線 速率不一致,因此各體之間存在總線分配問題,存儲器不能簡單 地和CPU直接相連,要在存儲管理部件的控制下連接。 2021/3/2372 24. 一個4體低位交叉的存儲器,假設(shè)存取周期為 T,CPU每隔1/4存取周期啟動一個存儲體,試問依次訪 問64個字需多少個存取周期? 解:本題中，只有訪問第一個字需一個存取周期， 從第二個字開始，每隔1/4存取周期即可

46、訪問一個字， 因此，依次訪問64個字需: 存取周期個數(shù) =(64-1)(1/4)T+T =（63/4+1）T =15.75+1 =16.75T 與常規(guī)存儲器的速度相比，加快了:（64-16.75） T =47.25T 注：4體交叉存取雖然從理論上講可將存取速度 提高到4倍，但實現(xiàn)時由于并行存取的分時啟動需要一 定的時間，故實際上只能提高到接近4倍。 2021/3/2373 25. 什么是“程序訪問的局部性”?存儲系統(tǒng) 中哪一級采用了程序訪問的局部性原理? 解:程序運行的局部性原理指:在一小段時 間內(nèi),最近被訪問過的程序和數(shù)據(jù)很可能再次被 訪問;在空間上,這些被訪問的程序和數(shù)據(jù)往往集 中在一小片

47、存儲區(qū);在訪問順序上,指令順序執(zhí)行 比轉(zhuǎn)移執(zhí)行的可能性大 (大約 5:1 )。存儲系統(tǒng) 中Cache主存層次采用了程序訪問的局部性 原理。 2021/3/2374 26. 計算機中設(shè)置Cache的作用是什么?能 不能把Cache的容量擴大,最后取代主存,為什么? 答:計算機中設(shè)置Cache主要是為了加速 CPU訪存速度; 不能把Cache的容量擴大到最后取代主存, 主要因為Cache和主存的結(jié)構(gòu)原理以及訪問機 制不同（主存是按地址訪問，Cache是按內(nèi)容 及地址訪問）。 2021/3/2375 27. Cache制作在CPU芯片內(nèi)有什么好處? 將指令Cache和數(shù)據(jù)Cache分開又有什么好處?

48、 答:Cache做在CPU芯片內(nèi)主要有下面幾個 好處: 1）可提高外部總線的利用率。因為Cache在 CPU芯片內(nèi),CPU訪問Cache時不必占用外部總 線; 2）Cache不占用外部總線就意味著外部總線 可更多地支持I/O設(shè)備與主存的信息傳輸,增強了 系統(tǒng)的整體效率; 3）可提高存取速度。因為Cache與CPU之間 的數(shù)據(jù)通路大大縮短,故存取速度得以提高; 2021/3/2376 將指令Cache和數(shù)據(jù)Cache分開有如下好 處: 1）可支持超前控制和流水線控制,有利于這 類控制方式下指令預(yù)取操作的完成; 2）指令Cache可用ROM實現(xiàn),以提高指令存 取的可靠性; 3）數(shù)據(jù)Cache對不同

49、數(shù)據(jù)類型的支持更為靈 活,既可支持整數(shù)（例32位），也可支持浮點數(shù) 據(jù)（如64位）。 2021/3/2377 補充討論: Cache結(jié)構(gòu)改進的第三個措施是分級實現(xiàn), 如二級緩存結(jié)構(gòu),即在片內(nèi)Cache（L1）和主存 之間再設(shè)一個片外Cache（L2）,片外緩存既可 以彌補片內(nèi)緩存容量不夠大的缺點，又可在主 存與片內(nèi)緩存間起到平滑速度差的作用，加速 片內(nèi)緩存的調(diào)入調(diào)出速度（主存L2L1）。 2021/3/2378 28. 設(shè)主存容量為256K字,Cache 容量為2K字,塊長為4。 （1）設(shè)計Cache地址格式,Cache中可 裝入多少塊數(shù)據(jù)? （2）在直接映射方式下，設(shè)計主存地 址格式。 （3

50、）在四路組相聯(lián)映射方式下，設(shè)計 主存地址格式。 （4）在全相聯(lián)映射方式下，設(shè)計主存 地址格式。 （5）若存儲字長為32位，存儲器按字 節(jié)尋址，寫出上述三種映射方式下主 存的地址格式。 2021/3/2379 29. 假設(shè)CPU執(zhí)行某段程序時共 訪問Cache命中4800次,訪問主存200 次,已知Cache的存取周期是30ns,主 存的存取周期是150ns，求Cache的 命中率以及Cache-主存系統(tǒng)的平均訪 問時間和效率，試問該系統(tǒng)的性能提 高了多少? 2021/3/2380 30. 一個組相聯(lián)映射的Cache由64塊組成, 每組內(nèi)包含4塊。主存包含4096塊,每塊由128 字組成,訪存地

51、址為字地址。試問主存和Cache 的地址各為幾位?畫出主存的地址格式。 2021/3/2381 31. 設(shè)主存容量為1MB,采用直接映射方式的 Cache容量為16KB,塊長為4,每字32位。試問主存地 址為ABCDEH的存儲單元在Cache中的什么位置? 2021/3/2382 32. 設(shè)某機主存容量為4MB,Cache容量為 16KB,每字塊有8個字,每字32位，設(shè)計一個四路 組相聯(lián)映射（即Cache每組內(nèi)共有4個字塊）的 Cache組織。 （1）畫出主存地址字段中各段的位數(shù); （2）設(shè)Cache的初態(tài)為空，CPU依次從主存第 0、1、289號單元讀出90個字（主存一次 讀出一個字），并重

52、復(fù)按此次序讀8次，問命中 率是多少? （3）若Cache的速度是主存的6倍，試問有 Cache和無Cache相比，速度約提高多少倍? 2021/3/2383 答: （1）由于容量是按字節(jié)表示的,則主存地址字段 格式劃分如下: 8 7 2 3 2 （2）由于題意中給出的字地址是連續(xù)的,故（1） 中地址格式的最低2位不參加字的讀出操作。當(dāng)主 存讀0號字單元時,將主存0號字塊（07）調(diào)入 Cache（0組0號塊），主存讀8號字單元時，將1 號塊（815）調(diào)入Cache（1組0號塊） 主存 讀89號單元時，將11號塊（8889）調(diào)入Cache （11組0號塊）。 塊內(nèi)字地址塊內(nèi)字地址組內(nèi)塊號組內(nèi)塊號C

53、ache組號組號 主存字塊標(biāo)記主存字塊標(biāo)記 字節(jié)地址字節(jié)地址 2021/3/2384 共需調(diào)90/8 12次,就把主存中的90個字調(diào)入 Cache。除讀第1遍時CPU需訪問主存12次外,以后重 復(fù)讀時不需再訪問主存。則在908 =720個讀操作中: 訪Cache次數(shù) =（90-12）+630 =708次 Cache命中率 =708/720 0.98 98% （3）設(shè)無Cache時訪主存需時720T（T為主存周期）, 加入Cache后需時: 708T/6+12T =（118+12）T =130T 則:720T/130T 5.54倍 有Cache和無Cache相比，速度提高了4.54倍左 右。 2

54、021/3/2385 35. 畫出RZ、NRZ、NRZ1、PE、FM寫入數(shù)字串 1011001的寫電流波形圖。 解: t t t t t 2021/3/2386 36. 以寫入1001 0110為例,比較調(diào)頻制和改進調(diào) 頻制的寫電流波形圖。 解:寫電流波形圖如下: t t t 2021/3/2387 比較: 1）FM和MFM寫電流在位周期中心處的變化 規(guī)則相同; 2）MFM制除連續(xù)一串“0”時兩個0周期交界處 電流仍變化外,基本取消了位周期起始處的電流變 化; 3）FM制記錄一位二進制代碼最多兩次磁翻 轉(zhuǎn),MFM制記錄一位二進制代碼最多一次磁翻轉(zhuǎn),因 此MFM制的記錄密度可提高一倍。上圖中示出

55、了 在MFM制時位周期時間縮短一倍的情況。由圖可 知，當(dāng)MFM制記錄密度提高一倍時，其寫電流頻 率與FM制的寫電流頻率相當(dāng); 2021/3/2388 4）由于MFM制并不是每個 位周期都有電流變化,故自同步脈 沖的分離需依據(jù)相鄰兩個位周期的 讀出信息產(chǎn)生,自同步技術(shù)比FM制 復(fù)雜得多。 2021/3/2389 37. 畫出調(diào)相制記錄01100010的驅(qū)動電流、記錄 磁通、感應(yīng)電勢、同步脈沖及讀出代碼等幾種波形。 解: t t t t t 2021/3/2390 注意: 1）畫波形圖時應(yīng)嚴(yán)格對準(zhǔn)各種信 號的時間關(guān)系。 2）讀出感應(yīng)信號不是方波而是與 磁翻轉(zhuǎn)邊沿對應(yīng)的尖脈沖; 3）同步脈沖的出現(xiàn)時

56、間應(yīng)能“包裹” 要選的讀出感應(yīng)信號,才能保證選通有 效的讀出數(shù)據(jù)信號,并屏蔽掉無用的感 應(yīng)信號。PE記錄方式的同步脈沖應(yīng)安排 對準(zhǔn)代碼周期的中間。 4）最后讀出的數(shù)據(jù)代碼應(yīng)與寫入 代碼一致。 2021/3/2391 38. 磁盤組有6片磁盤,最外兩側(cè)盤 面可以記錄,存儲區(qū)域內(nèi)徑22cm,外徑 33cm，道密度為40道/cm，內(nèi)層密度為 400位/cm，轉(zhuǎn)速3600轉(zhuǎn)/分。 （1）共有多少存儲面可用? （2）共有多少柱面? （3）盤組總存儲容量是多少？ （4）數(shù)據(jù)傳輸率是多少？ 2021/3/2392 解: （1）共有:62 = 12個存儲面可用; （2）有效存儲區(qū)域 =（33-22）/2 =

57、5.5cm 柱面數(shù) = 40道/cm 5.5cm= 220道 （3）內(nèi)層道周長=22cm= 69.08cm 道容量=400位/cm69.08cm = 3454B 面容量=3454B220道 = 759 880B 盤組總?cè)萘?=759,880B12面 = 9,118,560B 2021/3/2393 （4）轉(zhuǎn)速 = 3600轉(zhuǎn) / 60秒 = 60轉(zhuǎn)/秒 數(shù)據(jù)傳輸率 = 3454B 60轉(zhuǎn)/秒 = 207,240 B/S 注意: 1）的精度選取不同將引起答案不同, 一般取兩位小數(shù); 2）柱面數(shù)盤組總磁道數(shù)（=一個盤 面上的磁道數(shù)） 3）數(shù)據(jù)傳輸率與盤面數(shù)無關(guān); 4）數(shù)據(jù)傳輸率的單位時間是秒,不是

58、 分。 2021/3/2394 39. 某磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分,共有 4個記錄盤面,每毫米5道,每道記錄信息12 288 字節(jié)，最小磁道直徑為230mm，共有275道， 求: （1）磁盤存儲器的存儲容量; （2）最高位密度（最小磁道的位密度） 和最低位密度; （3）磁盤數(shù)據(jù)傳輸率; （4）平均等待時間。 2021/3/2395 解: （1）存儲容量 = 275道12 288B/道4面 = 13 516 800B （2）最高位密度 = 12 288B/230 17B/mm136位/mm（向下取整） 最大磁道直徑 =230mm+275道/5道 2 = 230mm + 110mm = 34

59、0mm 最低位密度 = 12 288B / 340 11B/mm92位 / mm （向下取整） （3）磁盤數(shù)據(jù)傳輸率 = 12 288B 3000轉(zhuǎn)/分 =12 288B 50轉(zhuǎn)/秒=614 400B/S （4）平均等待時間 = 1/50 / 2 = 10ms 2021/3/2396 討論: 1、本題給出的道容量單位為字節(jié), 因此算出的存儲容量單位也是字節(jié),而不 是位; 2、由此算出的位密度單位最終應(yīng)轉(zhuǎn) 換成bpm(位/毫米）; 3、平均等待時間是磁盤轉(zhuǎn)半圈的時 間,與容量無關(guān)。 2021/3/2397 40. 采用定長數(shù)據(jù)塊記錄格式的磁盤存儲器, 直接尋址的最小單位是什么?尋址命令中如何表示

60、 磁盤地址? 答:采用定長數(shù)據(jù)塊記錄格式,直接尋址的最 小單位是一個記錄塊（數(shù)據(jù)塊）,尋址命令中可用 如下格式表示磁盤地址: 2021/3/2398 41. 設(shè)有效信息為110,試用生成多 項式G(x) =11011將其編成循環(huán)冗余校 驗碼。 解:編碼過程如下: M(x) =110 n =3 G(x) =11011 k+1 =5 k =4 M(x)x4 =110 0000 M(x)x4/G(x) =110 0000/11011 =100+1100/11011 R(x) =1100 M(x)x4+R(x) =110 0000+1100 =110 1100 =CRC碼 （7,3）碼 注:此題的G(