基于CPLD的頻率測(cè)量計(jì)畢業(yè)設(shè)計(jì)

1、畢業(yè)設(shè)計(jì)（論文）題目 基于cpld的頻率測(cè)量計(jì) 系 別 電氣工程系 專 業(yè) 電氣自動(dòng)化技術(shù) 班 級(jí) 電自10-2班 姓 名 學(xué) 號(hào) 201002101238 指導(dǎo)教師（職稱） 日 期 2013年01月01日 3 畢業(yè)設(shè)計(jì)（論文）任務(wù)書電氣工程 系 2013 屆 電氣自動(dòng)化技術(shù) 專業(yè)畢業(yè)設(shè)計(jì)（論文）題目基于cpld的頻率測(cè)量計(jì)校內(nèi)（外）指導(dǎo)教師職 稱工作單位及部門聯(lián)系方式秦雯副教授電氣工程、題目說明（目的和意義）：數(shù)字頻率計(jì)是工程上常用的一種儀表，用于對(duì)信號(hào)源輸出的頻率、周期等參量進(jìn)行測(cè)量。本課題所設(shè)計(jì)的數(shù)字頻率計(jì)可對(duì)方波、正弦波的參量進(jìn)行測(cè)量，要求測(cè)量頻率范圍較大，測(cè)

2、試誤差較高。通過對(duì)“基于cpld的數(shù)字測(cè)量計(jì)”這一課題的設(shè)計(jì)，是學(xué)生進(jìn)一步學(xué)習(xí)和掌握電子產(chǎn)品的設(shè)計(jì)、微機(jī)控制技術(shù)等綜合知識(shí)的應(yīng)用，進(jìn)行以可編程邏輯器件為控制核心的檢測(cè)系統(tǒng)設(shè)計(jì)，培養(yǎng)理論聯(lián)系實(shí)際的能力，培養(yǎng)解決實(shí)際問題的能力。二、設(shè)計(jì)（論文）要求（工作量、內(nèi)容）：1.設(shè)計(jì)任務(wù)以可編程邏輯器件為控制核心，設(shè)計(jì)一個(gè)數(shù)字顯示的簡(jiǎn)易頻率計(jì)。2.技術(shù)指標(biāo)測(cè)量范圍：0.5-5v測(cè)量頻率：1hz-1mhz 測(cè)量誤差：0.1%3.設(shè)計(jì)內(nèi)容（1）以可編程邏輯器件為控制核心；（2）設(shè)計(jì)系統(tǒng)主電路；（3）設(shè)計(jì)檢測(cè)電路，測(cè)量信號(hào)類型為方波、正弦波；（4）脈沖寬度測(cè)量；（5）設(shè)計(jì)一個(gè)6為系統(tǒng)顯示電路，能循環(huán)顯示測(cè)量值。（

3、6）設(shè)計(jì)軟件流程框圖并編寫主程序清單；4.設(shè)計(jì)成果（1）畢業(yè)設(shè)計(jì)報(bào)告字?jǐn)?shù)1.5至2萬字；（2）畫1張1#的系統(tǒng)硬件電路圖；（3）根據(jù)檢測(cè)參數(shù)要求，設(shè)計(jì)檢測(cè)電路并說明設(shè)計(jì)原理；（4）顯示電路有限流電阻的定量分析計(jì)算三、進(jìn)度表日 期內(nèi) 容20122013學(xué)年秋第十五周第十六周第十七周第十八周第十九周第二十周20132014學(xué)年春第一周第二周查閱、消化資料。總體方案論證、方案設(shè)計(jì)。硬件線路設(shè)計(jì)。硬件電路分析、參數(shù)計(jì)算。撰寫論文、準(zhǔn)備答辯資料。撰寫論文答辯答辯完成日期2013 年 1 月 10 日答辯日期20 年 月 日 月 日 四、主要參考文獻(xiàn)、資料、設(shè)備和實(shí)習(xí)地點(diǎn)及翻譯工作量： 1. 胡漢才.單片

4、機(jī)原理及接口技術(shù).北京:清華大學(xué)出版社，20042. 孫涵芳 .mcs-51/96系列單片機(jī)原理及應(yīng)用.北京:北京航空航天出版社，20053. 黃正瑾.電子設(shè)計(jì)競(jìng)賽賽題解析.東南大學(xué)出版社,20034. 競(jìng)賽組委會(huì).第五屆全國大學(xué)生電子設(shè)計(jì)競(jìng)賽獲獎(jiǎng)作品選編.北京:北京理工大學(xué)出版社教研室意見：同意教研室主任（簽字）：王淑紅 2012 年 12 月 29 日 系審核意見：同意系主任（簽字）：周征2012 年 11 月1 日注：本任務(wù)書要求一式兩份，一份打印稿交教研室，一份打印稿交學(xué)生，電子稿交系辦。摘 要本文提出了一種基于cpld的數(shù)字頻率計(jì)的設(shè)計(jì)方法。復(fù)雜可編程邏輯器件（cpld）具有集成度高

5、、運(yùn)算速度快、開發(fā)周期短等特點(diǎn)，它的出現(xiàn)，改變了數(shù)字電路的設(shè)計(jì)方法，增強(qiáng)了設(shè)計(jì)的靈活性。該設(shè)計(jì)電路簡(jiǎn)潔，軟件潛力得到充分挖掘，低頻段測(cè)量精度高，有效防止了干擾的侵入。從實(shí)驗(yàn)結(jié)果上看，采用cpld設(shè)計(jì)的電子電路，可以彌補(bǔ)傳統(tǒng)硬件電子電路設(shè)計(jì)中的不足。該頻率計(jì)利用等精度的設(shè)計(jì)方法，克服了基于傳統(tǒng)測(cè)頻原理的頻率計(jì)的測(cè)量精度隨被測(cè)信號(hào)頻率的下降而降低的缺點(diǎn)。等精度的測(cè)量方法不但具有較高的測(cè)量精度，而且在整個(gè)頻率區(qū)域保持恒定的測(cè)試精度。該頻率計(jì)利用cpld來實(shí)現(xiàn)頻率、周期、脈寬的測(cè)量計(jì)，完成整個(gè)測(cè)量電路的測(cè)試控制、數(shù)據(jù)處理和顯示輸出。并詳細(xì)論述了硬件電路的組成和軟件控制流程。其中硬件電路包括鍵控制模塊、

6、顯示模塊、輸入信號(hào)整形模塊以及cpld主控模塊。cpld采用vhdl語言編寫，根據(jù)控制信號(hào)不同進(jìn)行計(jì)數(shù)，并且輸出計(jì)數(shù)值到其接口中。本系統(tǒng)測(cè)量對(duì)象為方波、三角波、正弦波等等，測(cè)量范圍為1hz-1mhz輸入信號(hào)經(jīng)過放大整形后接入cpld電路。關(guān)鍵詞：數(shù)字頻率計(jì)；cpld；等精度vi蘭州工業(yè)學(xué)院畢業(yè)論文abstract this paper produces a cpld-based digital frequency meters design method. complex programmable logic device (cpld) has the of characteristics o

7、f highly integrated, high computing speed, shorter development cycle and so on, the appearance of it changes the methods of digital circuit design, and enhances design flexibility. this paper produces a cpld-based digital frequency meters design method. this designs circuit is simple, softwares pote

8、ntial is fully tapped and low-frequency measurements have high accuracy, effectively preventing the intrusion of the interference. the experimental results from the point of view, the use of cpld design of electronic circuits can make up for the traditional hardware designing electronic. circuits de

9、ficiencies. the use of such precision frequency meter design ways to overcome the traditional frequency measurement based on the principle of the measurement precision frequency meter with a decline in the measured signal frequency decreases the shortcomings. and other precision measurement method n

10、ot only has high accuracy, but in the entire frequency region to maintain a constant precision. the frequency meter using cpld to implement the frequency, period, pulse width and duty cycle measurement count.cpld is written in vhdl language and counts according to different control signals translate

11、 from mcu part, finally, cpld part will output the count result to the mcu part. the measured objects of the system are square wave, tri-angel wave, sine wave, etc., input signal is shaped after amplifying measurement ranges from 1hz to 1mhz.keywords: equal precision; frequency meter; cpld蘭州工業(yè)學(xué)院畢業(yè)論文

12、目 錄1 緒 論11.1 本設(shè)計(jì)的目的和意義11.2 頻率測(cè)量計(jì)國內(nèi)外現(xiàn)狀及發(fā)展趨勢(shì)21.3 本設(shè)計(jì)要求31.4 系統(tǒng)設(shè)計(jì)指標(biāo)32 方案論證42.1頻率計(jì)結(jié)構(gòu)框圖42.2測(cè)量方法論證42.3 顯示部分的方案提出及比較62.4 鍵盤部分的方案提出及比較72.5 控制核心的方案提出及比較83 硬件電路設(shè)計(jì)123.1 頻率計(jì)的系統(tǒng)級(jí)總體結(jié)構(gòu)框圖123.2 cpld的芯片選擇143.3 測(cè)量電路的設(shè)計(jì)173.3.1 頻率的測(cè)量183.3.2 脈沖寬度的測(cè)量193.4 鍵盤部分的設(shè)計(jì)203.5 顯示部分的設(shè)計(jì)203.6 電源部分的設(shè)計(jì)234軟件電路的設(shè)計(jì)244.1 主程序流程圖244.2 vhdl程序設(shè)

13、計(jì)265結(jié)論29致 謝30參考文獻(xiàn)31蘭州工業(yè)學(xué)院畢業(yè)論文1 緒 論1.1 本設(shè)計(jì)的目的和意義 數(shù)字頻率計(jì)是直接用十進(jìn)制數(shù)字來顯示被測(cè)信號(hào)頻率的一種測(cè)量裝置。它不僅可以測(cè)量正弦波、方波、三角波、尖脈沖信號(hào)和其他具有周期特性的信號(hào)的頻率，而且還可以測(cè)量它們的周期。經(jīng)過改裝，可以測(cè)量脈沖寬度，做成數(shù)字式脈寬測(cè)量?jī)x；可以測(cè)量電容做成數(shù)字式電容測(cè)量?jī)x；在電路中增加傳感器，還可以做成數(shù)字脈搏儀、計(jì)價(jià)器等。因此數(shù)字頻率計(jì)在測(cè)量物理量方面應(yīng)用廣泛。隨著數(shù)字電路的飛速發(fā)展，數(shù)字頻率計(jì)的發(fā)展也很快。通常能對(duì)頻率和時(shí)間兩種以上的功能進(jìn)行數(shù)字化測(cè)量的儀器，稱為數(shù)字式頻率計(jì)（通用計(jì)數(shù)器或數(shù)字式技術(shù)器）。 在傳統(tǒng)的控制

14、系統(tǒng)中，通常將單片機(jī)作為控制核心并輔以相應(yīng)的元器件構(gòu)成一個(gè)整體。但這種方法硬件連線復(fù)雜、可靠性差，且在實(shí)際應(yīng)用中往往需要外加擴(kuò)展芯片，這無疑會(huì)增大控制系統(tǒng)的體積，還會(huì)增加引入干擾的可能性。對(duì)一些體積小的控制系統(tǒng)，要求以盡可能小的器件體積實(shí)現(xiàn)盡可能復(fù)雜的控制功能，直接應(yīng)用單片機(jī)及其擴(kuò)展芯片就難以達(dá)到所期望的效果。 目前許多高精度的數(shù)字頻率計(jì)都采用單片機(jī)加上外部的高速計(jì)數(shù)器來實(shí)現(xiàn)。然而單片機(jī)的時(shí)鐘頻率不高導(dǎo)致測(cè)速比較慢，并且在這種設(shè)計(jì)中，由于pcb板的集成度不高，導(dǎo)致pcb板面積大，信號(hào)走線長(zhǎng)，因此難以提高計(jì)數(shù)器的工作頻率。此外，pcb板的集成度不高還會(huì)使得高頻信號(hào)容易受到外界的干擾，從而大大降低

15、了測(cè)量精度。復(fù)雜可編程邏輯器件（cpld）具有集成度高、運(yùn)算速度快、開發(fā)周期短等特點(diǎn)，基于cpld的數(shù)字頻率計(jì)的設(shè)計(jì)電路簡(jiǎn)潔，軟件潛力得到充分挖掘，低頻段測(cè)量精度高，有效防止了干擾的侵入。其獨(dú)到之處體現(xiàn)在用軟件取代了硬件?；赾pld設(shè)計(jì)的頻率計(jì)，在傳統(tǒng)意義設(shè)計(jì)上實(shí)現(xiàn)了一些突破。1、用單元電路或單片機(jī)技術(shù)設(shè)計(jì)的頻率計(jì)電路復(fù)雜、穩(wěn)定性差。采用cpld就能夠克服這一點(diǎn)，它可以把具有控制功能的各個(gè)模塊程序下載在一塊芯片上。這一塊芯片就能代替原來的許許多多的單元電路或單片機(jī)的控制芯片和大量的外圍電路。大大的簡(jiǎn)化了電路結(jié)構(gòu)，提高了電路穩(wěn)定性。2、以往的頻率計(jì)測(cè)量范圍都是有限的，為測(cè)量不同頻率的信號(hào)都要專

16、門的設(shè)計(jì)某一部分電路，這樣很麻煩。而基于cpld設(shè)計(jì)的頻率計(jì)可以通過修改vhdl語言程序來達(dá)到改變測(cè)量范圍的目的。頻率測(cè)量是電子測(cè)量的重要領(lǐng)域，在我們的生活中都需要直接或者間接通過測(cè)量頻率來獲取我們想要得到信息，比如我們?nèi)粘Ｉ钪凶钇匠５臅r(shí)鐘就是一個(gè)測(cè)量頻率的設(shè)備，通過測(cè)量頻率我們來計(jì)算時(shí)間的長(zhǎng)短；在科研中經(jīng)常使用的gps設(shè)備也是通過測(cè)量頻率的方式來得到gps點(diǎn)與gps衛(wèi)星的距離，從而來測(cè)算gps的坐標(biāo)。頻率的測(cè)量在我們的生活中無處不在，無時(shí)不刻都在接觸。以頻率計(jì)為基礎(chǔ)的相關(guān)商品，有微波頻率計(jì)，高精度通用計(jì)數(shù)器，計(jì)時(shí)計(jì)頻器，高性能頻率計(jì)時(shí)器，數(shù)字頻率計(jì)數(shù)器，通用計(jì)數(shù)器等等。在測(cè)試通訊、微波器件

17、或產(chǎn)品時(shí)，常常需要測(cè)量頻率，通常這些都 是較復(fù)雜的信號(hào)，如含有復(fù)雜頻率成分、調(diào)制的或含有未知頻率分量的、頻率固定的或變化的、純凈的或疊加有干擾的等等。1.2 頻率測(cè)量計(jì)國內(nèi)外現(xiàn)狀及發(fā)展趨勢(shì)目前許多高精度的數(shù)字頻率計(jì)都采用單片機(jī)加上外部的高速計(jì)數(shù)器來實(shí)現(xiàn)。市場(chǎng)上的頻率計(jì)廠家可分為三類：中國大陸廠家，中國臺(tái)灣廠家，歐美國家，其中，歐美頻率計(jì)廠家所占有的市場(chǎng)份額最大。歐美頻率計(jì)廠家主要有：pendulum instruments和agilent科技。pendulum instruments公司是一家瑞典公司，總部位于瑞典首都斯德哥爾摩。pendulum公司源于philips公司的時(shí)間、頻率部門，在時(shí)

18、間頻率測(cè)量領(lǐng)域具有40多年的研發(fā)經(jīng)歷。pendulum instruments公司常規(guī)頻率計(jì)型號(hào)主要有cnt-91、cnt-90、cnt-81、cnt-85。同時(shí)，pendulum instruments公司還推出銣鐘時(shí)基頻率計(jì)cnt-91r、cnt-85r。agilent科技公司是一家美國公司，總部位于美國的加利福尼亞。agilent科技公司成立于1939年，在電子測(cè)量領(lǐng)域也有著70多年的研發(fā)生產(chǎn)經(jīng)歷。agilent科技公司的常規(guī)頻率計(jì)信號(hào)主要有：53181a、53131a、53132a。同時(shí)，agilent科技公司還推出微波頻率計(jì)：53150a，53151a，53152a（頻率測(cè)量范圍最高

19、可達(dá)46g）。 隨著科學(xué)技術(shù)的發(fā)展，用戶對(duì)電子計(jì)數(shù)器也提出了新的要求。對(duì)于低檔產(chǎn)品要求使用操作方便，量程（足夠）寬，可靠性高，價(jià)格低。而對(duì)于中高檔產(chǎn)品， 則要求有高分辨率，高精度，高穩(wěn)定度，高測(cè)量速率；除通常通用計(jì)數(shù)器所具有的功能外，還要有數(shù)據(jù)處理功能，統(tǒng)計(jì)分析功能，時(shí)域分析功能等等，或者包含電壓測(cè)量等其他功能。這些要求有的已經(jīng)實(shí)現(xiàn)或者部分實(shí)現(xiàn)，但要真正完美的實(shí)現(xiàn)這些目標(biāo)，對(duì)于生產(chǎn)廠家來說，還有許多工作要做，而不是表面看來似乎發(fā)展到頭了。在傳統(tǒng)的控制系統(tǒng)中，通常將單片機(jī)作為控制核心并輔以相應(yīng)的元器件構(gòu)成一個(gè)整體。但這種方法硬件連線復(fù)雜、可靠性差，且在實(shí)際應(yīng)用中往往需要外加擴(kuò)展芯片，這無疑會(huì)增大

20、控制系統(tǒng)的體積，還會(huì)增加引入干擾的可能性。對(duì)一些體積小的控制系統(tǒng)，要求以盡可能小的器件體積實(shí)現(xiàn)盡可能復(fù)雜的控制功能，直接應(yīng)用單片機(jī)及其擴(kuò)展芯片就難以達(dá)到所期望的效果。然用cpld就能夠克服這一點(diǎn)，它可以把具有控制功能的各個(gè)模塊程序下載在一塊芯片上。這一塊芯片就能代替原來的許許多多的單元電路或單片機(jī)的控制芯片和大量的外圍電路。大大的簡(jiǎn)化了電路結(jié)構(gòu)，提高了電路穩(wěn)定性。cpld是一種新興的高密度大規(guī)模可編程邏輯器件，它具有門陣列的高密度和pld器件的靈活性和易用性，目前已成為一類主要的可編程器件?？删幊唐骷淖畲筇攸c(diǎn)是可通過軟件編程對(duì)器件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，能隨時(shí)進(jìn)行設(shè)計(jì)調(diào)整而滿足產(chǎn)品升級(jí)。由

21、于cpld具有連續(xù)連接結(jié)構(gòu)，易于預(yù)測(cè)延時(shí)，使電路仿真會(huì)更加準(zhǔn)確，且編程方便，速度快，集成度高，價(jià)格低，從而系統(tǒng)研制周期大大縮短，產(chǎn)品性能價(jià)格比提高。復(fù)雜可編程邏輯器件（cpld）具有集成度高、運(yùn)算速度快、開發(fā)周期短等特點(diǎn)，基于cpld的數(shù)字頻率計(jì)的設(shè)計(jì)電路簡(jiǎn)潔，軟件潛力得到充分挖掘，低頻段測(cè)量精度高，有效防止了干擾的侵入。其獨(dú)到之處體現(xiàn)在用軟件取代了硬件。1.3 本設(shè)計(jì)要求本設(shè)計(jì)要求完整地設(shè)計(jì)出基于cpld的等精度頻率計(jì)，并成功調(diào)試。1.4 系統(tǒng)設(shè)計(jì)指標(biāo) 基于傳統(tǒng)測(cè)頻原理的頻率計(jì)的測(cè)量精度將隨被測(cè)信號(hào)頻率的改變而改變，在實(shí)用中有較大的局限性，而等精度頻率計(jì)不但具有較高的測(cè)量精度，而且在整個(gè)測(cè)頻

22、區(qū)域內(nèi)保持恒定的測(cè)試精度。本系統(tǒng)設(shè)計(jì)的基本指標(biāo)如下：1、 對(duì)于頻率測(cè)試功能，測(cè)頻范圍為1hz-1mhz。2、 對(duì)于電壓測(cè)試功能，電壓范圍為0.5-5v。 3、 對(duì)于測(cè)試誤差，要求0.1%3蘭州工業(yè)學(xué)院畢業(yè)論文2 方案論證2.1頻率計(jì)結(jié)構(gòu)框圖顯示鍵盤測(cè)量方法控制核心基準(zhǔn)信號(hào)被測(cè)信號(hào)號(hào)圖2-1頻率計(jì)結(jié)構(gòu)框圖如圖2-1所示，由一片cpld完成各種測(cè)試功能及對(duì)整個(gè)測(cè)試系統(tǒng)進(jìn)行控制，對(duì)標(biāo)準(zhǔn)頻率和被測(cè)信號(hào)進(jìn)行計(jì)數(shù)。cpld對(duì)整個(gè)測(cè)試系統(tǒng)進(jìn)行控制，包括對(duì)鍵盤信號(hào)的讀入與處理；對(duì)cpld測(cè)量過程的控制、測(cè)量結(jié)果數(shù)據(jù)的處理；最后將測(cè)量結(jié)果送led顯示輸出。被測(cè)信號(hào)整形電路主要對(duì)被測(cè)信號(hào)進(jìn)行限幅、放大、再經(jīng)施密特

23、觸發(fā)器整形后送入cpld。所有信號(hào)包括基準(zhǔn)頻率信號(hào)、被測(cè)信號(hào)以及自校輸入信號(hào)均送入cpld芯片中，經(jīng)運(yùn)算處理后，以十進(jìn)制的形式送到8位數(shù)碼管顯示電路顯示。鍵盤控制命令通過一片74ls165并入串出移位寄存器讀入cpld，實(shí)現(xiàn)開始功能、預(yù)置閘門時(shí)間控制功能等。2.2測(cè)量方法論證 方案一：直接測(cè)量法眾所周知，依據(jù)基本原理所實(shí)現(xiàn)的頻率、周期以及脈沖寬度的數(shù)字化測(cè)量是一種直接測(cè)量法，由于該方法比較簡(jiǎn)單，若能滿足本次課程設(shè)計(jì)任務(wù)的要求則應(yīng)作為首選方案?？疾熘袘?yīng)分析該方法的測(cè)量精度是否能夠滿足任務(wù)書的要求，是否便于擴(kuò)充以滿足發(fā)揮部分提出的各項(xiàng)附加要求由于目前還處于頂層分析階段，所以對(duì)測(cè)量精度的分析只需做一

24、個(gè)概略的估計(jì)，既僅考慮1量化誤差的影響，而將系統(tǒng)頻率基準(zhǔn)或時(shí)間基準(zhǔn)的誤差暫時(shí)忽略不計(jì)，輸入通道的誤差也暫時(shí)忽略不計(jì)。由于無論采用直接測(cè)頻或者直接測(cè)周期的方法均不能滿足測(cè)試誤差0.1的要求。具體說，對(duì)測(cè)頻在低頻端1hz時(shí)，即使閘門時(shí)間取最大值10s，也只能計(jì)得10個(gè)數(shù)，但由于1量化誤差的存在，使這時(shí)的相對(duì)測(cè)試誤差大到10%。類似地，對(duì)于測(cè)周期在高頻端1mhz的誤差大到10%和100%。由上述分析可知，為滿足測(cè)量精度的要求，不能簡(jiǎn)單地采用頻率與周期的直接測(cè)量法，需要尋求別的測(cè)量方法。方案二：直接與間接測(cè)量相結(jié)合的方法該方法的出發(fā)點(diǎn)是避開1量化誤差影響較大的頻段，是依據(jù)在不利條件下尋找有利因素的思路

25、而產(chǎn)生的。由于1量化誤差對(duì)直接測(cè)頻、測(cè)周期法所引入的相對(duì)測(cè)試誤差的大小是隨被測(cè)頻率而變化的，且變化關(guān)系正好相反，因此可以找到一個(gè)中界頻率fm，對(duì)低于fm的信號(hào)的頻率不采用直接測(cè)頻發(fā)，而改為測(cè)周期，并通過換算求頻率。即對(duì)于高于fm的信號(hào)的頻率仍然采用直接測(cè)頻法；類似的，對(duì)高于fm的信號(hào)的頻率不采用直接測(cè)周期法，而改為測(cè)頻率，并通過換算求周期，對(duì)低于fm的信號(hào)的頻率仍然采用直接測(cè)周期法。從而可使在被測(cè)量信號(hào)的整個(gè)頻率范圍內(nèi)均滿足的要求。顯然，該方法要求在正式測(cè)量前先對(duì)信號(hào)頻率預(yù)測(cè)量一下，然后將測(cè)得的值與進(jìn)行比較，以決定正式測(cè)量時(shí)是采用直接法還是間接法。方案三：多周期同步等精度測(cè)量法圖2.3 等精度

26、測(cè)頻波形圖等精度測(cè)頻是在直接測(cè)頻基礎(chǔ)上發(fā)展起來的，在目前的測(cè)頻系統(tǒng)中得到了越來越廣泛的應(yīng)用。它在測(cè)頻時(shí)，閘門時(shí)間不是固定的，而是被測(cè)信號(hào)的整數(shù)倍，即與被測(cè)信號(hào)保持同步，因此消除了對(duì)被測(cè)信號(hào)計(jì)數(shù)所產(chǎn)生的1個(gè)數(shù)字誤差，使測(cè)量精度大為提高。 測(cè)量時(shí)，首先預(yù)置閘門開啟信號(hào)，此時(shí)計(jì)數(shù)器并不計(jì)數(shù)，等被測(cè)信號(hào)上升沿到來時(shí)，觸發(fā)器輸出計(jì)數(shù)允許信號(hào)(實(shí)際閘門信號(hào))，計(jì)數(shù)器l對(duì)標(biāo)準(zhǔn)信號(hào)計(jì)數(shù)，計(jì)數(shù)器2對(duì)被測(cè)信號(hào)計(jì)數(shù)，預(yù)置閘門關(guān)閉時(shí)，計(jì)數(shù)器并不立即結(jié)束計(jì)數(shù)，而是等到被測(cè)信號(hào)上升沿到來時(shí)才停止計(jì)數(shù)，完成測(cè)量過程。若計(jì)數(shù)器1對(duì)標(biāo)準(zhǔn)信號(hào)的計(jì)數(shù)值為，計(jì)數(shù)器2對(duì)被測(cè)信號(hào)的計(jì)數(shù)值，則被測(cè)信號(hào)頻率為： 運(yùn)算器對(duì)上式進(jìn)行運(yùn)算，由顯示

27、器顯示運(yùn)算結(jié)果，即為被測(cè)信號(hào)的頻率值。經(jīng)過上述對(duì)頻率和周期測(cè)量方法的分析，得知直接測(cè)量法不可能滿足該任務(wù)所要求的測(cè)量精度，只有在直接與間接相結(jié)合的測(cè)量法與多周期同步測(cè)量法之間進(jìn)行選擇了，這兩種方法在硬件的規(guī)模方面相差不大，測(cè)量結(jié)果均需經(jīng)軟件處理后才能得到，當(dāng)采用直接與間接相結(jié)合的測(cè)量方法時(shí)，還需對(duì)被測(cè)信號(hào)的頻率與中介頻率的關(guān)系進(jìn)行判斷，以便決定采用測(cè)頻法還是測(cè)周期法。而多周期同步等精度測(cè)量法不需要這一步，并能實(shí)現(xiàn)高的等精度頻率與周期的測(cè)量。因此本次設(shè)計(jì)選用多周期同步等精度測(cè)量法來實(shí)現(xiàn)該頻率計(jì)最理想。2.3 顯示部分的方案提出及比較方案一：led（light emitting diode），發(fā)光

28、二極管，簡(jiǎn)稱led,，是一種能夠?qū)㈦娔苻D(zhuǎn)化為可見光的固態(tài)的半導(dǎo)體器件，它可以直接把電轉(zhuǎn)化為光。led的心臟是一個(gè)半導(dǎo)體的晶片，晶片的一端附在一個(gè)支架上，一端是負(fù)極，另一端連接電源的正極使整個(gè)晶片被環(huán)氧樹脂封裝起來。半導(dǎo)體晶片由兩部分組成，一部分是p型半導(dǎo)體，在它里面空穴占主導(dǎo)地位，另一端是n型半導(dǎo)體，在這邊主要是電子。但這兩種半導(dǎo)體連接起來的時(shí)候，它們之間就形成一個(gè)“p-n結(jié)”。當(dāng)電流通過導(dǎo)線作用于這個(gè)晶片的時(shí)候，電子就會(huì)被推向p區(qū)，在p區(qū)里電子跟空穴復(fù)合，然后就會(huì)以光子的形式發(fā)出能量，這就是led發(fā)光的原理。而光的波長(zhǎng)也就是光的顏色，是由形成p-n結(jié)的材料決定的。 它是一種通過控制半導(dǎo)體發(fā)光

29、二極管的顯示方式，用來顯示文字、圖形、圖像、動(dòng)畫、行情、視頻、錄像信號(hào)等各種信息的顯示屏幕。顯示模塊由led燈組成的點(diǎn)陣構(gòu)成，負(fù)責(zé)發(fā)光顯示；控制系統(tǒng)通過控制相應(yīng)區(qū)域的亮滅，可以讓屏幕顯示文字、圖片、視頻等內(nèi)容；電源系統(tǒng)負(fù)責(zé)將輸入電壓電流轉(zhuǎn)為顯示屏需要的電壓電流。 方案二：lcd 液晶顯示器是 liquid crystal display 的簡(jiǎn)稱，lcd 的構(gòu)造是在兩片平行的玻璃基板當(dāng)中放置液晶盒，下基板玻璃上設(shè)置tft（薄膜晶體管），上基板玻璃上設(shè)置彩色濾光片，通過tft上的信號(hào)與電壓改變來控制液晶分子的轉(zhuǎn)動(dòng)方向，從而達(dá)到控制每個(gè)像素點(diǎn)偏振光出射與否而達(dá)到顯示目的。液晶顯示器按照控制方式不同可

30、分為被動(dòng)矩陣式lcd及主動(dòng)矩陣式lcd兩種。液晶顯示模塊具有體積小、功耗低、顯示內(nèi)容豐富、超薄輕巧等優(yōu)點(diǎn)，在袖珍式儀表和低功耗應(yīng)用系統(tǒng)中得到廣泛的應(yīng)用。led與lcd比較：在低光度下能量轉(zhuǎn)換效率高(電能轉(zhuǎn)換成光能的效率) - 也即較省電，非常適合在低光度需求中使用,但是當(dāng)提高光度至如臺(tái)頭燈般或更高時(shí)，led的效率比鎢絲燈泡高，但比熒光燈差；反應(yīng)時(shí)間短 - 可以達(dá)到很高的閃爍頻率； 穩(wěn)定性好，使用壽命長(zhǎng) - 在適當(dāng)?shù)纳岷铜h(huán)境下可達(dá)35,000 50,000小時(shí)； 耐震蕩等機(jī)械沖擊 - 由于led是一種pn結(jié)二極管，屬于固態(tài)元件，沒有燈絲、玻璃罩等，因此機(jī)械強(qiáng)度大，耐振動(dòng)和耐沖擊能力強(qiáng)； 體積小

31、，重量輕，適用性強(qiáng)；便于聚焦 - 因發(fā)光體積細(xì)小，而易于以透鏡等方式達(dá)致所需集散程度，藉改變其封裝外形，其發(fā)光角度由大角度散射至細(xì)角度聚焦都可以達(dá)成；單色性強(qiáng) - 由于是單一能級(jí)光出的光子，波長(zhǎng)比較單一，能在不加濾光器下提供多種單純的顏色； 色域較為廣闊 ；綠色環(huán)保 - led是由無毒的材料作成，不像熒光燈含水銀會(huì)造成污染，同時(shí)led也可以回收再利用綜上所述led的優(yōu)勢(shì)，本次設(shè)計(jì)顯示部分用led最理想。2.4 鍵盤部分的方案提出及比較單片機(jī)系統(tǒng)中常見的鍵盤有：觸摸式鍵盤、薄膜鍵盤和按鍵式鍵盤。其中按鍵式鍵盤是最常用的。鍵的閉合與否反映在行線輸出電壓上就是呈現(xiàn)高電平或者低電平。如果呈現(xiàn)高電平，表

32、示鍵斷開，低電平則表示鍵閉合，通過對(duì)行線的電平高、低狀態(tài)的檢測(cè)，便可以確認(rèn)按鍵按下以及按鍵釋放與否。鍵盤可分為兩類：非編碼鍵盤和編碼鍵盤。非編碼鍵盤有兩種結(jié)構(gòu)：獨(dú)立式鍵盤和矩陣式鍵盤。鍵盤的工作方式有3種，即編程掃描、定時(shí)掃描和中斷掃描。編程掃描是利用單片機(jī)空閑時(shí)，調(diào)用鍵盤掃描子程序，反復(fù)掃描鍵盤，來響應(yīng)鍵盤的輸入請(qǐng)求。定時(shí)掃描通常利用單片機(jī)內(nèi)定時(shí)器產(chǎn)生的定時(shí)中斷，進(jìn)入中斷子程序來對(duì)鍵盤進(jìn)行掃描，在有鍵按下時(shí)識(shí)別出該鍵，并執(zhí)行相應(yīng)鍵的處理程序。獨(dú)立按鍵：一個(gè)按鍵占用單獨(dú)的一個(gè)i/o口；獨(dú)立式鍵盤的特點(diǎn)是，一鍵一線，各鍵相互獨(dú)立，每個(gè)按鍵各接一條i/o口線，通過檢測(cè)i/o口輸入線的電平狀態(tài)，可以

33、很容易的判斷那個(gè)按鍵被按下。矩陣按鍵：在鍵盤中按鍵數(shù)量較多時(shí)，為了減少i/o口的占用，通常將按鍵排列成矩陣形式。鍵盤的工作原理： 按鍵設(shè)置在行、列線交點(diǎn)上，行、列線分別連接到按鍵開關(guān)的 兩端。行線通過上拉電阻接到+5v 電源上。無按鍵按下時(shí)，行線處 于高電平的狀態(tài)， 而當(dāng)有按鍵按下時(shí)， 行線電平與此行線相連的列 線電平?jīng)Q定。在矩陣式鍵盤中，每條水平線和垂直線在交叉處不直接連通，而是通過一個(gè)按鍵加以連接。這樣，一個(gè)端口（如p1口）就可以構(gòu)成4*4=16個(gè)按鍵，比之直接將端口線用于鍵盤多出了一倍，而且線數(shù)越多，區(qū)別越明顯，比如再多加一條線就可以構(gòu)成20鍵的鍵盤，而直接用端口線則只能多出一鍵（9鍵）

34、。由此可見，在需要的鍵數(shù)比較多時(shí)，采用矩陣法來做鍵盤是合理的。綜上上述，為了減少i/o口的占用和設(shè)計(jì)需要鍵數(shù)多，本次頻率設(shè)計(jì)采用矩陣式鍵盤。 2.5 控制核心的方案提出及比較 方案一：fpga是英文field programmable gate array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在pal、gal、epld等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。現(xiàn)場(chǎng)可編程門陣列(fpga)是由掩膜可編程門陣列(mpga)和可編程邏輯器件二者演變而來的，并將它們的特性結(jié)合在一起，因此fpga既有門陣列的高邏輯密度和通用性，又有可編程邏輯器件的用戶可編程特性。fpga通常包含三類可編程資源：可編程邏輯功能塊、

35、可編程i/o塊和可編程互連?？删幊踢壿嫻δ軌K是實(shí)現(xiàn)用戶功能的基本單元，它們通常排列成一個(gè)陣列，散布于整個(gè)芯片；可編程i/o塊完成芯片上邏輯與外部封裝腳的接口，常圍繞著陣列排列于芯片四周；可編程內(nèi)部互連包括各種長(zhǎng)度的連線線段和一些可編程連接開關(guān)，它們將各個(gè)可編程邏輯塊或i/o塊連接起來，fpga在可編程邏輯塊的規(guī)模，內(nèi)部互連線的結(jié)構(gòu)和采用的可編程元件上存在較大的差異。較常用的有altera、xinlinx和actel公司的fpga。fpga一般用于邏輯仿真。電路設(shè)計(jì)工程師設(shè)計(jì)一個(gè)電路首先要確定線路，然后進(jìn)行軟件模擬及優(yōu)化，以確認(rèn)所設(shè)計(jì)電路的功能及性能。然而隨著電路規(guī)模的不斷增大，工作 頻率的不斷

36、提高，將會(huì)給電路引入許多分布參數(shù)的影響，而這些影響用軟件模擬的方法較難反映出來，所以有必要做硬件仿真。fpga就可以實(shí)現(xiàn)硬件仿真以做成模型機(jī)。將軟件模擬后的線路經(jīng)一定處理后下載到fpga，就可容易地得到一個(gè)模型機(jī)，從該模型機(jī)，設(shè)計(jì)者就很直觀地測(cè)試其邏輯功能及性能指標(biāo)。 方案二：cpld(complex programmable logic device)復(fù)雜可編程邏輯器件。該器件繼承了asic的大規(guī)模、高集成度、高可靠性的優(yōu)點(diǎn)，又克服了asic設(shè)計(jì)周期長(zhǎng)、投資大、靈活性差的缺點(diǎn)，逐步成為復(fù)雜數(shù)字軟硬件電路設(shè)計(jì)的理想首選，它具有編程靈活、集成度高、設(shè)計(jì)開發(fā)周期短、適用范圍寬、開發(fā)工具先進(jìn)、設(shè)計(jì)制

37、造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無需測(cè)試、保密性強(qiáng)、價(jià)格大眾化、可編程性和實(shí)現(xiàn)方案容易改等特點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)（一般在10000件以下）之中。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用cpld器件。cpld器件已成為電子產(chǎn)品不可缺少的組成部分，它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能。 方案三：?jiǎn)纹瑱C(jī)是一種集成電路芯片，采集超大規(guī)模集成電路技術(shù)把具有數(shù)據(jù)處理能力（如算數(shù)運(yùn)算、邏輯運(yùn)算、數(shù)據(jù)傳送、中斷處理）的微型處理器，隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（ram）、輸入/輸出電路（i/o），可能還包括定時(shí)/計(jì)數(shù)器、串行通信口（sci）、顯

38、示驅(qū)動(dòng)電路（lcd或led驅(qū)動(dòng)電路）、脈寬調(diào)制電路（pwm）模擬多路轉(zhuǎn)化器及a/d轉(zhuǎn)化器等電路集成到一片芯片上，構(gòu)成一個(gè)最小又完善的計(jì)算機(jī)系統(tǒng)。隨著單片機(jī)技術(shù)的發(fā)展，它在芯片內(nèi)集成了許多面對(duì)測(cè)控對(duì)象的接口電路，如adc、dac、高速i/o口、pwm、wdt等。 單片機(jī)以體積小、功能強(qiáng)、可靠性高、性能價(jià)格比高等特點(diǎn)，已成為實(shí)現(xiàn)工業(yè)生產(chǎn)技術(shù)進(jìn)步和開發(fā)機(jī)電一體化和智能化測(cè)控產(chǎn)品的重要手段。由于微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)字頻率計(jì)都在不斷地進(jìn)步，靈敏度不斷提高，頻率范圍不斷擴(kuò)大，功能不斷地增加。fpga的頻率測(cè)量方案主要運(yùn)用fpga的結(jié)構(gòu)靈活，其邏輯單元、可編程內(nèi)部連線和i/o單元都可以由用戶編程

39、，可以實(shí)現(xiàn)任何邏輯功能，滿足各種設(shè)計(jì)需求，其速度快、功耗低，通用性強(qiáng)，特別適用于復(fù)雜系統(tǒng)的設(shè)計(jì)。但fpga設(shè)計(jì)有自身的缺點(diǎn)：fpga設(shè)計(jì)軟件一般需要對(duì)電路進(jìn)行邏輯綜合優(yōu)化(logic synthesis & optimization)，以得到易于實(shí)現(xiàn)的結(jié)果，因此，最終設(shè)計(jì)和原始設(shè)計(jì)之間在邏輯實(shí)現(xiàn)和時(shí)延方面具有一定的差異；fpga一般采用查找表(lut)結(jié)構(gòu), and-or結(jié)構(gòu)或多路選擇器結(jié)構(gòu)，這些結(jié)構(gòu)的優(yōu)點(diǎn)是可編程性，缺點(diǎn)是時(shí)延過大，造成原始設(shè)計(jì)中同步信號(hào)之間發(fā)生時(shí)序偏移。同時(shí)，如果電路較大，需要經(jīng)過劃分才能實(shí)現(xiàn)，由于引出端的延遲時(shí)間，更加大了延遲時(shí)間和時(shí)序偏移；fpga的容量和i/o數(shù)目都是

40、有限的，因此，一個(gè)較大的電路必須經(jīng)過邏輯劃分(logic partition)才能用多個(gè)fpga芯片實(shí)現(xiàn)，劃分算法的優(yōu)劣直接影響設(shè)計(jì)的性能。單片機(jī)的頻率測(cè)量計(jì)設(shè)計(jì)方案主要是以單片機(jī)為基礎(chǔ)，原理簡(jiǎn)單，但由于自身精度問題，測(cè)量的范圍小。單片機(jī)的頻率計(jì)的設(shè)計(jì)的優(yōu)點(diǎn)：?jiǎn)纹瑱C(jī)在控制領(lǐng)域中有很多優(yōu)點(diǎn)，如體積小、成本低、運(yùn)用靈活、抗干擾能力強(qiáng)，可以方面地實(shí)現(xiàn)多機(jī)和分布式控制。并且利用單片機(jī)設(shè)計(jì)的頻率計(jì)原理框圖簡(jiǎn)單，所用元器件少，電路不易出錯(cuò)，其程序存放在內(nèi)部存儲(chǔ)器上，不需要外部存儲(chǔ)器芯片，使用方面。且單片機(jī)便宜穩(wěn)定開發(fā)簡(jiǎn)單通用性好。單片機(jī)的頻率計(jì)的設(shè)計(jì)的缺點(diǎn)：所測(cè)信號(hào)的頻率范圍窄，若要擴(kuò)大頻率范圍需外加分頻

41、器。由單片機(jī)單獨(dú)完成，利用單片機(jī)內(nèi)部計(jì)數(shù)器及軟件共同控制下，在設(shè)定的時(shí)間內(nèi)，利用單片機(jī)內(nèi)部的兩個(gè)計(jì)數(shù)器分別對(duì)外部測(cè)試信號(hào)和內(nèi)部時(shí)鐘周期信號(hào)進(jìn)行同步計(jì)數(shù)，計(jì)數(shù)結(jié)果暫存于單片機(jī)內(nèi)部。計(jì)數(shù)結(jié)束后，通過單片機(jī)進(jìn)行計(jì)算得到測(cè)量結(jié)果。但根據(jù)設(shè)計(jì)要求，測(cè)頻范圍為1hz1mhz，在快速測(cè)量的要求下要保證較高精度的測(cè)量，必須采用較高的標(biāo)準(zhǔn)頻率信號(hào)；而單片機(jī)受本身時(shí)鐘頻率和若干指令運(yùn)算的限制，測(cè)量速度較慢，無法滿足高速、高精度的測(cè)頻要求。cpld和單片機(jī)結(jié)合的頻率測(cè)量設(shè)計(jì)方案主要是以單片機(jī)作為系統(tǒng)的輔助部件，cpld完成各種時(shí)序邏輯控制、計(jì)數(shù)功能。較好的利用了cpld的高精度、高速等方面的特點(diǎn)。cpld單獨(dú)完成，

42、應(yīng)用vhdl硬件描述語言，利用cpld內(nèi)部豐富的數(shù)據(jù)類型和層次化的結(jié)構(gòu)模型，對(duì)整個(gè)系統(tǒng)進(jìn)行邏輯設(shè)計(jì)并用計(jì)算機(jī)仿真，生成符合要求的、在電路結(jié)構(gòu)上可實(shí)現(xiàn)的數(shù)字邏輯，再下載到可編程邏輯器件中，即可完成設(shè)計(jì)任務(wù)。在快速測(cè)量的要求下，要保證較高精度的測(cè)頻，必須采用較高的標(biāo)準(zhǔn)頻率信號(hào)；而單片機(jī)受本身時(shí)鐘頻率和若干指令運(yùn)算的限制，測(cè)頻速度較慢，無法滿足高速、高精度的要求。采用高集成度、高精度的cpld為實(shí)現(xiàn)高速、高精度的測(cè)頻提供了保證。且cpld的時(shí)鐘延遲可達(dá)ns級(jí)，結(jié)合其并行工作方式，在超高速、實(shí)時(shí)測(cè)控方面有非常廣闊的應(yīng)用前景；并且cpld具有高集成度、高可靠性，幾乎可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)

43、所謂片上系統(tǒng)，從而大大縮小了體積，具有可編程型和實(shí)現(xiàn)方案容易改動(dòng)的特點(diǎn)，有利于產(chǎn)品的研制和升級(jí)。綜合上述的方案，進(jìn)行分析，在方案選擇上，考慮到經(jīng)濟(jì)、性能、精度、方案的優(yōu)勢(shì)等問題，本次設(shè)計(jì)選擇基于cpld來設(shè)計(jì)頻率計(jì)最理想。32蘭州工業(yè)學(xué)院畢業(yè)論文 3 硬件電路設(shè)計(jì)3.1 頻率計(jì)的系統(tǒng)級(jí)總體結(jié)構(gòu)框圖圖3.1頻率計(jì)的系統(tǒng)結(jié)構(gòu)框圖圖中被測(cè)信號(hào)從a通道輸入，送到多周期同步等精度測(cè)量頻率計(jì)的核心結(jié)構(gòu)，及經(jīng)過測(cè)量電路測(cè)量運(yùn)算，來分別測(cè)量周期頻率和脈寬，最后將測(cè)量結(jié)果輸出到數(shù)碼顯示器顯示。圖中，鍵盤可以控制信號(hào)的計(jì)數(shù)時(shí)間和輸入程序。對(duì)該頻率計(jì)而言，其面板圖上應(yīng)將各個(gè)led數(shù)碼顯示器、led發(fā)光管指示器、單位

44、符號(hào)等表示出來，還要將各種功能鍵、開關(guān)、按鈕的布放位置表示出來，并注上他們對(duì)應(yīng)的名稱。此外，還要將被測(cè)信號(hào)輸入端以及電源開關(guān)、電源指示燈的布放位置表示出來。 該系統(tǒng)可以細(xì)分為三個(gè)子系統(tǒng)。1、輸入通道，該子系統(tǒng)主要是由模擬電路組成。2、多周期同步等精度頻率、周期、時(shí)間等的測(cè)量控制及功能切換邏輯，該子系統(tǒng)基本上由數(shù)字硬件電路組成；3、cpld及其外圍部件。這樣劃分有利于設(shè)計(jì)工作的安排與分工，因?yàn)檫@三部分對(duì)應(yīng)于三種不同類型的電子設(shè)計(jì)方法，并需要有不同的設(shè)計(jì)工具來支持。 1、輸入通道。 輸入通道組成框圖如圖3.2所示圖3.2輸入通道組成框圖輸入通道中的輸入級(jí)、放大級(jí)、整形級(jí)采用模擬集成電路來實(shí)現(xiàn)，被測(cè)

45、信號(hào)經(jīng)電壓比較器整形后輸出的脈沖信號(hào)已為ttl電平，可直接送到后面的數(shù)字電路去處理。該數(shù)字電路的作用是對(duì)輸入信號(hào)的邊沿進(jìn)行選擇，產(chǎn)生與所選邊沿所對(duì)應(yīng)的脈沖信號(hào)，為后面的硬件實(shí)現(xiàn)對(duì)頻率、周期、脈寬的測(cè)量提供所需的信號(hào)?；疽蟛糠纸o定的信號(hào)最小值為0.5v，而在發(fā)揮部分作用時(shí)又提出了要能測(cè)量小信號(hào)的要求，可將最小信號(hào)的值定為0.02v。整形器件采用ttl器件，其正常工作的最小輸入電壓為2v，由此可以估計(jì)出前置放大器的增益為2/0.02=100.該放大器的帶寬應(yīng)為0-100mhz。此外如果還要實(shí)現(xiàn)發(fā)揮部分提出的測(cè)量小信號(hào)的要求，通道中還需要設(shè)置靈敏度切換電路。 2、多周期同步等精度測(cè)量控制及功能切

46、換邏輯。由于該系統(tǒng)全是數(shù)字電路，采用cpld器件來實(shí)現(xiàn)這部分比較方便。由總體指標(biāo)要求不難判斷，這部分脈沖信號(hào)的最高頻率要達(dá)到10mhz，而現(xiàn)代多數(shù)cpld器件的最高工作頻率均大大超過10mhz，因此用該類型器件來實(shí)現(xiàn)圖3.3中間部分在工作速度上是沒問題的。一般情況下應(yīng)選工作電壓為+5v、輸入/輸出與ttl兼容的cpld器件，以便于和輸入通道以及cpld相接口。 3、cpld子系統(tǒng)。對(duì)這部分指標(biāo)的主要考慮如下：該cpld由+5v電源供電，i/o口與ttl電平兼容，并有足夠數(shù)目的i/o口,用來與鍵盤led顯示器相接口，以及作為控制信號(hào)的輸出口和被測(cè)信號(hào)的輸入口；要有豐富的四則算術(shù)運(yùn)算和邏輯運(yùn)算指令

47、，指令運(yùn)行速度要快；片內(nèi)除ram外還要有eprom；至少有兩個(gè)16位定時(shí)器/計(jì)數(shù)器；有外部中斷輸入引腳；具有串行通信口；價(jià)格要低廉。3.2 cpld的芯片選擇epm7128slc84-15是altera公司的max7000s系列cpld芯片。max7000系列是以max結(jié)構(gòu)為基礎(chǔ)的基于eeprom的可編程邏輯器件。max7000系列cpld包含5.0v max7000器件和5.0v基于isp的max7000s器件。完全符合ieee 1149.1 jtag 邊界掃描標(biāo)準(zhǔn)。max7000s器件使用44208引腳的plcc、pga、pqfp、rqfp和l.0mm的tqfp封裝，圖3.3為84引腳的p

48、lcc封裝圖。表3.4為max7000s器件的結(jié)構(gòu)，表3.5為max7000器件的i/o控制塊的結(jié)構(gòu)圖，表3.6max7000s器件的資源，表3.7max7000器件的最大用戶i/o引腳。圖3.3 84引腳的plcc封裝圖max7000s結(jié)構(gòu)主要是由邏輯陣列塊（lab）以及它們之間的連線構(gòu)成的，如圖3.4所示。每個(gè)lab包含16個(gè)宏單元，多個(gè)lab通過可編程連線陣列pia和全局總線連接在一起。所有的專用輸入端、i/o腳和宏單元共享一個(gè)全局總線。圖3.4 max7000s結(jié)構(gòu)圖3.5所示為i/o控制塊的結(jié)構(gòu)圖。i/o控制允許每個(gè)i/o引腳單獨(dú)地配置為輸入、輸出和雙向工作方式。max7000s器件

49、有6個(gè)全局輸出使能信號(hào)，由2個(gè)輸出使能信號(hào)、1組i/o引腳和1組i/o宏單元信號(hào)進(jìn)行同相或反相驅(qū)動(dòng)。圖3.5i/o控制塊的結(jié)構(gòu)圖表3.6max7000s器件的資源表3.7max7000器件的最大用戶i/o引腳max7000器件特征1、 在系統(tǒng)編程 max7000s器件通過一個(gè)工業(yè)標(biāo)準(zhǔn)4腳的jtag接口來實(shí)現(xiàn)在系統(tǒng)編程（isp），這樣可在開發(fā)和調(diào)試過程中快速、高效的反復(fù)進(jìn)行編程操作。max7000s可以通過在線測(cè)試儀（ict）、嵌入式處理器下載電纜下載cpld教程信息并編程。將器件安裝到電路板上再對(duì)其編程，可以防止多引腳封裝形式下（如qfp封裝）由于操作器件而出現(xiàn)引腳損壞的情況。這樣還可使系統(tǒng)在

50、推向市場(chǎng)后仍能對(duì)器件進(jìn)行重新編程，實(shí)現(xiàn)產(chǎn)品的升級(jí)等。2、 可編程速度/功率控制 max7000s器件提供節(jié)電工作模式，可使用戶定義的信號(hào)路徑或整個(gè)fpga教程器件工作在低功耗狀態(tài)。因?yàn)榇蟛糠诌壿嫅?yīng)用只需要所有門電路中的一小部分在最高頻率下工作，所以這個(gè)特性可以使總的功耗減少50%或者更多。設(shè)計(jì)者可以對(duì)器件中的每個(gè)獨(dú)立的宏單元編程為高速（打開turbo位）或者低速（關(guān)閉turbo位），通常讓設(shè)計(jì)中影響速度的關(guān)鍵路徑工作在高速、高功耗狀態(tài)，而器件其他部分仍工作于低速、低功耗狀態(tài)，從而降低整個(gè)器件的功耗。3、 多電壓（i/o接口） max7000s器件支持多電壓i/o接口，可與不同電源電壓的單片機(jī)開

51、發(fā)板系統(tǒng)相接。器件設(shè)有vccin 和vccio兩組電源引腳，一組供內(nèi)核和輸入緩沖器工作，一組供i/o引腳工作。根據(jù)需要， vccio引腳可連到3.3v或5.0v電源，當(dāng)接5.0v電源時(shí)，輸出與5.0v系統(tǒng)兼容；當(dāng)接3.3v 電源時(shí)，輸出與3.3v系統(tǒng)兼容。4、 漏極開路（open-drain）設(shè)定 max7000s器件每個(gè)i/o引腳都有一個(gè)控制漏極開路輸出的open-drain選項(xiàng)，利用該選項(xiàng)可提供諸如中斷、寫允許等系統(tǒng)級(jí)信號(hào)。可由幾個(gè)器件進(jìn)行選擇控制。另外，它還提供一個(gè)額外的“線或”平面，通過使用外部5.0v的上拉電阻，max7000s器件輸出引腳可以設(shè)置滿足5.0v的cmos輸入電壓要求。

52、若vccio為5.0v，因?yàn)楫?dāng)引腳輸出超過大約3.8v時(shí)上拉三極管已經(jīng)關(guān)閉，外部上拉電阻可直接將輸出拉高來滿足5.0v cmos輸入電壓的要求，所以不必選擇開漏輸出。5、 電壓擺率（slew-rate）設(shè)定 max7000s器件的i/o中的輸出緩沖器都有一個(gè)可設(shè)定的輸出擺率控制項(xiàng)，它能夠根據(jù)需要配置成低噪聲或高速度方式。低電壓的擺率可以減小系統(tǒng)噪聲，但同時(shí)會(huì)產(chǎn)生45ns的附加延時(shí)；高電壓擺率能為高速系統(tǒng)提供高轉(zhuǎn)換速率，但它同時(shí)會(huì)給系統(tǒng)引入更大的噪聲。擺率的控制連到turbo位，當(dāng)打開turbo位時(shí)，電壓擺率設(shè)置在快速狀態(tài)；當(dāng)關(guān)閉turbo位時(shí)，電壓擺率設(shè)置單片機(jī)培訓(xùn)在低噪聲狀態(tài)。max7000

53、s器件的每一個(gè)i/o引腳都有一個(gè)專用的eeprom位來控制電壓擺率，它使得設(shè)計(jì)人員能夠指定引腳到引腳的電壓擺率。3.3 測(cè)量電路的設(shè)計(jì)如圖3.8所示為多周期同步等精度測(cè)量控制和切換邏輯的電路組成。其輸入通道用了lm361高速比較器，測(cè)量部分由d觸發(fā)器和2選1的多路選擇器及與非門構(gòu)成。圖3.8多周期同步等精度測(cè)量控制和切換邏輯的電路從等精度測(cè)量原理得知，頻率、周期的測(cè)量只要一個(gè)a輸入通道就能完成，而脈沖寬度時(shí)間間隔的測(cè)量均需要a、b兩個(gè)輸入通道才能完成，至于占空比的測(cè)量需要先測(cè)量出周期和脈沖寬度，然后通過計(jì)算求出占空比，因此該參數(shù)需要單、雙通道輪流測(cè)量才能完成。為此，就增加了兩個(gè)2選1的多路選擇

54、器（mux），以實(shí)現(xiàn)單雙通道測(cè)量模式的切換，也即實(shí)現(xiàn)多周期同步等精度所完成的測(cè)量項(xiàng)目之間的切換，再與面板上的按鍵開關(guān)及系統(tǒng)軟件相配合，就能對(duì)各種不同參數(shù)的測(cè)量進(jìn)行切換。3.3.1 頻率的測(cè)量 如圖3.9所示，fc為輸入信號(hào)頻率，fc量為時(shí)鐘脈沖的頻率。圖3.9頻率測(cè)量的波形圖測(cè)量信號(hào)fx輸入經(jīng)過lm361高速比較器整形之后，變成了嚴(yán)格的方波信號(hào)，然后送入計(jì)數(shù)器進(jìn)行計(jì)數(shù)。圖中，lm361接地接成了遲滯比較器的形式，從而避免了過零點(diǎn)信號(hào)的毛刺造成整形信號(hào)的誤翻轉(zhuǎn)。圖中的同步電路（d觸發(fā)器）的作用在于使計(jì)數(shù)閘門信號(hào)與被測(cè)信號(hào)同步，實(shí)現(xiàn)同步開門，并且開門時(shí)間t準(zhǔn)確地等于被測(cè)信號(hào)周期的整數(shù)倍，從而消除了

55、1量化誤差。當(dāng)預(yù)置門控信號(hào)為高電平時(shí)，經(jīng)整形后的被測(cè)信號(hào)的上升沿通過d觸發(fā)器（同步電路1）后，輸出q端啟動(dòng)兩計(jì)數(shù)器同時(shí)進(jìn)行計(jì)數(shù)，當(dāng)預(yù)置門控信號(hào)為低電平時(shí)，經(jīng)整形后的被測(cè)信號(hào)的一個(gè)上升沿使兩計(jì)數(shù)器同時(shí)停止計(jì)數(shù)。即當(dāng)信號(hào)通過整形進(jìn)入d觸發(fā)器時(shí)，用定時(shí)器將預(yù)置閘門的周期時(shí)間定為10s，fx的上升沿信號(hào)觸發(fā)d觸發(fā)器，輸出信號(hào)為1，閘門打開，同時(shí)計(jì)數(shù)器開始計(jì)數(shù)。當(dāng)定時(shí)時(shí)間到時(shí)，預(yù)置閘門信號(hào)給0，在下一個(gè)fx的上升沿時(shí)閘門關(guān)閉，同時(shí)計(jì)數(shù)器停止計(jì)數(shù)。定時(shí)器定時(shí)時(shí)間到，預(yù)置信號(hào)輸出變?yōu)榈碗娖?，在被測(cè)信號(hào)fx的下一個(gè)上升沿時(shí)，d1觸發(fā)器輸出為高電平0，q1輸出的信號(hào)通過二選一數(shù)據(jù)選擇器關(guān)閉閘門a、b，此時(shí)被測(cè)

56、信號(hào)記的為整脈沖數(shù)na，fc計(jì)的脈沖數(shù)是nb。在測(cè)量過程中2選1的數(shù)據(jù)選擇器為0時(shí)輸入到b口，來進(jìn)行頻率周期的測(cè)量。這樣a、b兩個(gè)計(jì)數(shù)器就在同一閘門時(shí)間t內(nèi)分別對(duì)fx和fc來進(jìn)行計(jì)數(shù)，計(jì)數(shù)器a的計(jì)數(shù)值為nafxt，計(jì)數(shù)器b的計(jì)數(shù)值為nbfct，則被測(cè)量頻率fx和周期tx計(jì)分別為：fx=(na/nb)fctx=(nb/na)t3.3.2 脈沖寬度的測(cè)量圖3.12 脈沖寬度測(cè)量波形圖 圖3.12所示，在測(cè)量時(shí)輸入信號(hào)的上升沿觸發(fā)d觸發(fā)器，閘門打開，同時(shí)計(jì)數(shù)器開始計(jì)數(shù)。當(dāng)定時(shí)時(shí)間到時(shí)，預(yù)置閘門信號(hào)給0，在這一個(gè)fx下降沿時(shí)閘門關(guān)閉，同時(shí)計(jì)數(shù)器停止計(jì)數(shù)。在此測(cè)量過程中，2選1的數(shù)據(jù)選擇器為1時(shí)輸入到選擇器的a口，來實(shí)現(xiàn)脈沖寬度的測(cè)量。r為清零端，即被測(cè)信號(hào)為0時(shí)強(qiáng)行清0。則測(cè)量原理為:i/o1為預(yù)置閘門信號(hào)，被測(cè)信號(hào)fx信號(hào)分兩路，一路接d1觸發(fā)器，一路接d2觸發(fā)器