第八章 ARM7學(xué)習(xí)板核心模塊的設(shè)計(jì)

1、嵌入式微處理器系統(tǒng)及應(yīng)用嵌入式微處理器系統(tǒng)及應(yīng)用第八章第八章 ARM7ARM7學(xué)習(xí)板核心模塊的設(shè)計(jì)學(xué)習(xí)板核心模塊的設(shè)計(jì)主要內(nèi)容主要內(nèi)容 微處理器部分的設(shè)計(jì)微處理器部分的設(shè)計(jì) SDRAMSDRAM部分的設(shè)計(jì)部分的設(shè)計(jì) BOOT FLASHBOOT FLASH部分的設(shè)計(jì)部分的設(shè)計(jì)8.1 微處理器部分的設(shè)計(jì)微處理器部分的設(shè)計(jì) 設(shè)計(jì)要點(diǎn)設(shè)計(jì)要點(diǎn) 微處理器總線接口設(shè)計(jì)微處理器總線接口設(shè)計(jì) 微處理器時(shí)鐘電路設(shè)計(jì)微處理器時(shí)鐘電路設(shè)計(jì) 微處理器復(fù)位電路設(shè)計(jì)微處理器復(fù)位電路設(shè)計(jì) 微處理器微處理器JTAGJTAG調(diào)試接口電路設(shè)計(jì)調(diào)試接口電路設(shè)計(jì) 微處理器特殊引腳配置電路設(shè)計(jì)微處理器特殊引腳配置電路設(shè)計(jì) 微處理器電

2、源引腳退耦電路設(shè)計(jì)微處理器電源引腳退耦電路設(shè)計(jì)8.1.1設(shè)計(jì)要點(diǎn)設(shè)計(jì)要點(diǎn) 高速的周期性信號(hào)：高速的周期性信號(hào)： 32位嵌入式微處理器中的很多信號(hào)都是周期性的高速率信號(hào)，在設(shè)計(jì)中要考慮到信號(hào)的完整性，這對(duì)于提高系統(tǒng)的整體穩(wěn)定性有很大的作用。信號(hào)完整性設(shè)計(jì)有多種方法，最簡(jiǎn)單的方法就是在信號(hào)線中串接阻尼電阻。 時(shí)鐘頻率信號(hào)：時(shí)鐘頻率信號(hào)： 隨著嵌入式微處理器工作的頻率越來(lái)越高，其外部提供的時(shí)鐘信號(hào)頻率相應(yīng)的也越來(lái)越高。在設(shè)計(jì)中不僅要考慮信號(hào)完整性的問(wèn)題，還要保證時(shí)鐘信號(hào)的正常起振，減少其他信號(hào)對(duì)時(shí)鐘信號(hào)的干擾。8.1.1 設(shè)計(jì)要點(diǎn)設(shè)計(jì)要點(diǎn) 電源供電引腳：電源供電引腳： 基本的處理方法是在每個(gè)電源引腳

3、上都對(duì)地并聯(lián)一個(gè)0.01uf0.1uf的濾波退耦電容，以保證供電引腳上的電源紋波盡可能地小，使芯片工作穩(wěn)定。如果芯片上同時(shí)集成了模擬電路和數(shù)字電路，那么對(duì)于這兩個(gè)部分電路的供電還需要做進(jìn)一步的電源濾波處理，比較簡(jiǎn)單的就是加上型濾波或者RC濾波電路。 特殊配置信號(hào)：特殊配置信號(hào)： 在高端的32位微處理器芯片中，往往集成了大量的擴(kuò)展功能，有些功能在芯片上電的時(shí)候就需要選擇其初始工作狀態(tài)。在芯片中往往提供了一些上電初始配置引腳，來(lái)選擇芯片的初始工作狀態(tài)。在設(shè)計(jì)的時(shí)候，要正確設(shè)置這些引腳，以免當(dāng)最后的實(shí)物做好之后，系統(tǒng)硬件不能正常工作。8.1.2微處理器總線接口設(shè)計(jì)微處理器總線接口設(shè)計(jì) 一般來(lái)講，如果

4、在最終的PCB走線上，總線走線很短，并且PCB有獨(dú)立的鋪地層，那么總線不用考慮阻抗匹配。 否則，在設(shè)計(jì)的時(shí)候最好要注意阻抗匹配，其最簡(jiǎn)單的方法莫過(guò)于在每一個(gè)總線信號(hào)上串接一個(gè)阻尼電阻用來(lái)進(jìn)行阻抗匹配。 總線匹配電阻一般設(shè)計(jì)成50歐姆或者60歐姆。8.1.3微處理器時(shí)鐘電路設(shè)計(jì)微處理器時(shí)鐘電路設(shè)計(jì) 時(shí)鐘信號(hào)時(shí)鐘信號(hào) 分為有源晶振和無(wú)源晶振。 有源晶振穩(wěn)定，價(jià)格高，需要提供工作電源。 無(wú)源晶振電路需要輔助器件，價(jià)格便宜，不需要額外提供工作電源電壓。 圖一為基本電路，圖二在晶振的兩個(gè)引腳之間加了一個(gè)并聯(lián)電阻，可以提高系統(tǒng)上電的時(shí)候時(shí)鐘信號(hào)的起震，電阻一般在1M以上。8.1.4微處理器復(fù)位電路設(shè)計(jì)微處

5、理器復(fù)位電路設(shè)計(jì) 保證系統(tǒng)上電后穩(wěn)定工作。 在早期有很多阻容器件搭建的復(fù)位電路，主要原因是那時(shí)候芯片較貴，成本高；現(xiàn)在在系統(tǒng)設(shè)計(jì)中基本使用專用的服務(wù)芯片，能保證系統(tǒng)穩(wěn)定可靠的服務(wù)。 在設(shè)計(jì)中，服務(wù)芯片的供電引腳要加退耦電容，以保證芯片的工作可靠。 在PCB設(shè)計(jì)中，要注意復(fù)位芯片不要離微處理器太遠(yuǎn)，以免復(fù)位信號(hào)受到干擾不穩(wěn)定。8.1.4微處理器復(fù)位電路設(shè)計(jì)微處理器復(fù)位電路設(shè)計(jì)引腳號(hào)引腳號(hào)引腳名稱引腳名稱說(shuō)明說(shuō)明1GND地2RESET復(fù)位輸出信號(hào)，復(fù)位時(shí)輸出低電平3MR手動(dòng)復(fù)位輸入信號(hào)，低電平有效4VCC電源8.1.5微處理器微處理器JTAG調(diào)試接口電路設(shè)計(jì)調(diào)試接口電路設(shè)計(jì) 16/32位的ARM微

6、處理器都有一個(gè)JTAG調(diào)試接口，其目的是為了方便軟件調(diào)試。其接口信號(hào)順序有一定的標(biāo)準(zhǔn)，分為14引腳和20引腳兩種。8.1.6微處理器特殊引腳配置電路設(shè)計(jì)微處理器特殊引腳配置電路設(shè)計(jì) 在微處理器中有一些特殊的引腳，其作用是對(duì)微處理器做一個(gè)上電復(fù)位設(shè)置：例如時(shí)鐘源選擇、總線寬度、微處理器時(shí)鐘頻率等。目前在很多ARM處理器中都有類似的配置引腳，在做硬件設(shè)計(jì)的時(shí)候要特別留意，從而使硬件能按照預(yù)想正常工作。引腳引腳功能設(shè)置功能設(shè)置說(shuō)明說(shuō)明D15內(nèi)部系統(tǒng)時(shí)鐘選擇0 系統(tǒng)時(shí)鐘由外部晶振信號(hào)提供1 系統(tǒng)時(shí)鐘由內(nèi)部的PLL提供該引腳內(nèi)部有上拉電阻。D14大小端模式選擇0 外部數(shù)據(jù)模式為大端模式1 外部數(shù)據(jù)模式為

7、小端模式該引腳內(nèi)部有上拉電阻。D13:12 啟動(dòng)程序存儲(chǔ)器的數(shù)據(jù)總線寬度選擇這2個(gè)引腳的設(shè)置有四種組合：00 數(shù)據(jù)總線寬度為8位01 數(shù)據(jù)總線寬度為16位10 數(shù)據(jù)總線寬度為32位11 保留該組引腳內(nèi)部有上拉電阻。8.1.6微處理器特殊引腳配置電路設(shè)計(jì)微處理器特殊引腳配置電路設(shè)計(jì) 如圖所示，電阻如圖所示，電阻R1R1、R2R2表示不表示不需要焊接，電阻需要焊接，電阻R27R27把數(shù)據(jù)線把數(shù)據(jù)線下拉為低電平。由上表可以分下拉為低電平。由上表可以分析出在本例中，微處理器的啟析出在本例中，微處理器的啟動(dòng)模式設(shè)置為：動(dòng)模式設(shè)置為： 1）系統(tǒng)時(shí)鐘由PLL提供； 2）外部數(shù)據(jù)模式為小端模式； 3）程序存儲(chǔ)

8、器的數(shù)據(jù)總線寬度為16位。8.1.7微處理器電源引腳退耦電路設(shè)計(jì)微處理器電源引腳退耦電路設(shè)計(jì) 作為高速器件的微處理器，每個(gè)電源引腳都要有一個(gè)0.01uF0.1uF的退耦電容，這是保證微處理器穩(wěn)定工作的一個(gè)基本條件。主要內(nèi)容主要內(nèi)容 微處理器部分的設(shè)計(jì)微處理器部分的設(shè)計(jì) SDRAMSDRAM部分的設(shè)計(jì)部分的設(shè)計(jì) BOOT FLASHBOOT FLASH部分的設(shè)計(jì)部分的設(shè)計(jì)8.2.1設(shè)計(jì)要點(diǎn)設(shè)計(jì)要點(diǎn) 選擇選擇SDRAMSDRAM器件型號(hào)，要注意以下幾點(diǎn)：器件型號(hào)，要注意以下幾點(diǎn)： 總線寬度：一般來(lái)講SDRAM的總線寬度為8、16、32位總線寬度，要根據(jù)微處理器的設(shè)計(jì)需求來(lái)選擇 器件容量：選擇器件容

9、量有兩方面考慮 系統(tǒng)設(shè)計(jì)要求滿足的最小容量 微處理器一個(gè)bank支持的最大容量 總線速度：不同的微處理器支持的最大總線讀寫速度不一樣，一般來(lái)說(shuō)，總線速度越快，讀寫處理數(shù)據(jù)的能力就相對(duì)越強(qiáng)，也更能發(fā)揮出微處理器的性能8.2.1設(shè)計(jì)要點(diǎn)設(shè)計(jì)要點(diǎn) SDRAMSDRAM的總線連接方式的總線連接方式 地址線的連接 SDRAM的從A0開始的地址線配合好微處理器A0、A1或者A2地址線，具體要根據(jù)設(shè)計(jì)的SDRAM數(shù)據(jù)總線寬度以及微處理器總線控制特性來(lái)決定，舉例如下： 有微處理器的地址總線隨著BANK片選設(shè)置寬度而自動(dòng)調(diào)整起始地址，而有的微處理器地址總線是固定不變的。W90P710微處理器屬于前種，現(xiàn)在假設(shè)另

10、一種微處理器，其地址為固定的模式。 例如：系統(tǒng)中設(shè)計(jì)SDRAM數(shù)據(jù)總線寬度使用16位，選擇的SDRAM芯片數(shù)據(jù)總線寬度也為16位，這時(shí)候SDRAM的A0地址線要連接到微處理器的A1地址線上，SDRAM的A1要連接到微處理器的A2地址線上，以此類推，如此才能正常進(jìn)行地址尋址。因?yàn)槲⑻幚砥鞯腁0地址譯碼的范圍為8位字節(jié)數(shù)據(jù)，而A1地址譯碼的范圍才是16位半字?jǐn)?shù)據(jù)。8.2.1設(shè)計(jì)要點(diǎn)設(shè)計(jì)要點(diǎn) 數(shù)據(jù)線的連接 設(shè)計(jì)要求和芯片型號(hào)要對(duì)應(yīng)，例如系統(tǒng)需要設(shè)計(jì)成32位數(shù)據(jù)寬度，而單片SDRAM只有16位寬度，那么就需要使用兩片并聯(lián)，其中一片的數(shù)據(jù)線接到微處理器的D15:0，另一片接到微處理器的D31:16 控制

11、線的連接 控制線的連接一般只需要微處理器和SDRAM芯片引腳一一對(duì)應(yīng)即可。 注意退耦電容的使用。注意退耦電容的使用。 SDRAM作為高速器件，每個(gè)電源引腳都要用一個(gè)0.010.1uF的電容進(jìn)行濾波，這是所有高速器件都最好遵守的設(shè)計(jì)規(guī)則。8.2.2 原理圖原理圖微處理器端的微處理器端的SDRAM 連接信號(hào)連接信號(hào)8.2.2 原理圖原理圖SDRAM端的信號(hào)引腳設(shè)計(jì)端的信號(hào)引腳設(shè)計(jì)主要內(nèi)容主要內(nèi)容 微處理器部分的設(shè)計(jì)微處理器部分的設(shè)計(jì) SDRAMSDRAM部分的設(shè)計(jì)部分的設(shè)計(jì) BOOT FLASHBOOT FLASH部分的設(shè)計(jì)部分的設(shè)計(jì)8.3.1 設(shè)計(jì)要點(diǎn)設(shè)計(jì)要點(diǎn) 系統(tǒng)的數(shù)據(jù)總線寬度系統(tǒng)的數(shù)據(jù)總線寬度 一般來(lái)講，F(xiàn)LASH存儲(chǔ)芯片的數(shù)據(jù)總線寬度有8位和16位兩種。其原理與SDRAM部分描述相近，細(xì)體會(huì)之。 要注意芯片工作電壓。要注意芯片工作電壓。 一般來(lái)講，目前FLASH的工作電壓有5V,3V，2.5V，1.8V等幾種類型，要根據(jù)系統(tǒng)的設(shè)計(jì)情況正確選擇芯片的工作電壓，以使之能正常工作。8.3.2 原理圖及分析原理圖及分析 選擇合適的