Altium_designer_rule規(guī)則模版說明ppt課件

1、Altium Designer 規(guī)那么模板運用闡明目的 規(guī)范規(guī)范Altium DesignerAltium Designer軟件設計規(guī)那么設置；軟件設計規(guī)那么設置； 提高提高Altium DesignerAltium Designer軟件設計效率，減輕任務強度；軟件設計效率，減輕任務強度； 提高最終數(shù)據(jù)提高最終數(shù)據(jù)DRCDRC檢查覆蓋范圍，提高審核效率和準檢查覆蓋范圍，提高審核效率和準確性。確性。規(guī)那么模板導入 單擊單擊Design rules Design rules 右鍵右鍵 Import Rules Import Rules 如圖：如圖：規(guī)那么模板導入 按住按住ShiftShift選取一

2、切規(guī)那么選取一切規(guī)那么 點擊點擊OKOK規(guī)那么模板導入規(guī)那么模板導入 選擇規(guī)那么文件選擇規(guī)那么文件 rule.RULrule.RUL 點擊翻開點擊翻開規(guī)那么模板導入 跳出對話框跳出對話框 點擊點擊YESYES，規(guī)那么模板導入勝利。，規(guī)那么模板導入勝利。主要規(guī)那么ClearanceClearance設置設置WidthWidth設置設置Routing Vias StyleRouting Vias Style設置設置Differential Pairs RoutingDifferential Pairs Routing設置設置PlanePlane設置設置Length_class_Length_cla

3、ss_設置設置Acute AngleAcute Angle設置設置Clearance設置 Clearance_polyClearance_poly Clearance_room_Bga_08mmClearance_room_Bga_08mm Clearance_room_Bga_1mmClearance_room_Bga_1mm Clearance_cf_viaClearance_cf_via Clearance_cf_padClearance_cf_pad Clearance_via_allClearance_via_all Clearance_pad_allClearance_pad_al

4、l Clearance_cf90_1Clearance_cf90_1 Clearance_cf90_2Clearance_cf90_2 Clearance_cf100_1Clearance_cf100_1 Clearance_cf100_2Clearance_cf100_2 Clearance_AllClearance_AllClearance_poly 更改鋪銅間距設置默許更改鋪銅間距設置默許20mil20milClearance_room_Bga_08mm 更改平安間距設置默許更改平安間距設置默許4mil4mil，可根據(jù)實踐情況進展，可根據(jù)實踐情況進展更改更改 更改或添加更改或添加Room

5、Room稱號稱號Clearance_room_Bga_1mm 更改平安間距設置默以為更改平安間距設置默以為4mil4mil，可根據(jù)實踐情況進，可根據(jù)實踐情況進展更改展更改 更改或添加更改或添加RoomRoom稱號稱號Clearance_via_all 過孔平安間距設置默許過孔平安間距設置默許7mil7milClearance_pad_all 焊盤平安間距設置默許焊盤平安間距設置默許7mil7milClearance_cf90_1 控制控制9090歐姆差分線推擠間距，防止單線推擠時間距發(fā)歐姆差分線推擠間距，防止單線推擠時間距發(fā)生變化生變化 更改層名和間距根據(jù)阻抗構(gòu)造圖更改層名和間距根據(jù)阻抗構(gòu)造圖

6、Clearance_cf90_2 控制控制9090歐姆差分推擠間距，防止單線推擠時間距發(fā)生歐姆差分推擠間距，防止單線推擠時間距發(fā)生變化變化 更改層名和間距根據(jù)阻抗構(gòu)造圖更改層名和間距根據(jù)阻抗構(gòu)造圖Clearance_cf100_1 控制控制100100歐姆差分推擠間距，歐姆差分推擠間距， ，防止單線推擠時間距，防止單線推擠時間距發(fā)生變化發(fā)生變化 更改層名和間距根據(jù)阻抗構(gòu)造圖更改層名和間距根據(jù)阻抗構(gòu)造圖Clearance_cf100_2 控制控制100100歐姆差分推擠間距，歐姆差分推擠間距， ，防止單線推擠時間距，防止單線推擠時間距發(fā)生變化發(fā)生變化 更改層名和間距根據(jù)阻抗構(gòu)造圖更改層名和間距根

7、據(jù)阻抗構(gòu)造圖差分信號設置在右側(cè)編輯器第一個下在右側(cè)編輯器第一個下拉選項中選擇拉選項中選擇 Differential DifferentialPairs editor Pairs editor 點擊右下腳的點擊右下腳的Create from nets Create from nets 從網(wǎng)絡從網(wǎng)絡創(chuàng)建如圖：創(chuàng)建如圖：差分對添加 在差分后綴中分別鍵入在差分后綴中分別鍵入N or PN or P，點擊，點擊executeexecute執(zhí)行執(zhí)行); ); 在差分后綴普通有在差分后綴普通有“N/PN/P“+/- +/- “H/LH/L 確定一切差分后綴的差分添加終了確定一切差分后綴的差分添加終了建立差分

8、組 Design/classes/differential pair classes/ 根據(jù)差分特性阻抗的不同可 將差分對分組，普通我們可 分為cf100,cf90，每組對應相應 的差分對。Clearance_All 全局平安間距設置默以為全局平安間距設置默以為7mil7mil 闡明：闡明：Clearance_via_allClearance_via_all和和Clearance_pad_allClearance_pad_all兩條規(guī)那兩條規(guī)那么激活后，本規(guī)那么實踐是線到線的平安間距規(guī)那么么激活后，本規(guī)那么實踐是線到線的平安間距規(guī)那么Clearance設置優(yōu)先權(quán) 優(yōu)先權(quán)默以為如下圖，不要隨意改

9、動優(yōu)先權(quán)默以為如下圖，不要隨意改動 需求設置的規(guī)那么打勾激活需求設置的規(guī)那么打勾激活Width設置 Width_room_Bga_08mmWidth_room_Bga_08mm Width_room_Bga_1mmWidth_room_Bga_1mm Width_class_clkWidth_class_clk Width_class_vcc&gndWidth_class_vcc&gnd Width_diffPairs_cf90Width_diffPairs_cf90 Width_diffPairs_cf100Width_diffPairs_cf100 Width_signal_50,65,7

10、5Width_signal_50,65,75 Width_allWidth_allWidth_room_Bga_08mm 更改線寬設置默許全部最大最小更改線寬設置默許全部最大最小5mil5mil 更改或添加更改或添加RoomRoom稱號稱號Width_room_Bga_1mm 更改線寬設置默許最大最小更改線寬設置默許最大最小7mil7mil 更改或添加更改或添加RoomRoom稱號稱號Width_class_clk 更改特殊信號時鐘線寬設置默許最大最小更改特殊信號時鐘線寬設置默許最大最小12mil12mil 更改或添加更改或添加Net classNet class稱號：稱號：clkclkWid

11、th_class_vcc&gnd 更改電地線寬設置默許最小更改電地線寬設置默許最小10mil10mil 更改或添加更改或添加Net classNet class稱號：稱號：vcc&gndvcc&gndWidth_diffPairs_cf90 更改更改9090歐差分對應每層線寬根據(jù)阻抗構(gòu)造圖最大歐差分對應每層線寬根據(jù)阻抗構(gòu)造圖最大最小值一致最小值一致Width_diffPairs_cf100 更改更改100100歐差分對應每層線寬根據(jù)阻抗構(gòu)造圖最大歐差分對應每層線寬根據(jù)阻抗構(gòu)造圖最大最小值一致最小值一致Width_signal_50,65,75 對于有多種單線阻抗的。新建相應的對于有多種單線阻抗

12、的。新建相應的class,class,分別命名分別命名為為“signal_50signal_50“signal_65signal_65，“signal_75signal_75 根據(jù)構(gòu)造圖可更改不同層的線寬根據(jù)構(gòu)造圖可更改不同層的線寬Width_all 更改全局線寬默許最小更改全局線寬默許最小7mil7mil，最大，最大100mil100milWidth優(yōu)先權(quán) 可更改優(yōu)先權(quán)電地優(yōu)先權(quán)最高，其它情況下線寬要可更改優(yōu)先權(quán)電地優(yōu)先權(quán)最高，其它情況下線寬要求由細變寬，規(guī)那么優(yōu)先級由高到低求由細變寬，規(guī)那么優(yōu)先級由高到低, , 需求設置的規(guī)那么打勾激活需求設置的規(guī)那么打勾激活RoutingVias Sty

13、le設置 RoutingVias_room_Bga_08mmRoutingVias_room_Bga_08mm RoutingVias_room_Bga_1mmRoutingVias_room_Bga_1mm RoutingVias_allRoutingVias_allRoutingVias_room_Bga_08mm 更矯正孔設置默以為0.2/0.45mm 更改或添加Room稱號RoutingVias_room_Bga_1mm 更矯正孔設置默以為12/24mil 更改或添加Room稱號RoutingVias_all 更矯正孔設置默以為最小更矯正孔設置默以為最小12/24mil12/24mil

14、最大最大20/40mil 20/40mil Routing Vias Style優(yōu)先權(quán) 無需更改優(yōu)先權(quán)默許設置無需更改優(yōu)先權(quán)默許設置 需求設置的規(guī)那么打勾激活需求設置的規(guī)那么打勾激活Differential Pairs Routing設置 DiffPairsRouting_cf90DiffPairsRouting_cf90 DiffPairsRouting_cf100DiffPairsRouting_cf100 DiffPairsRouting_allDiffPairsRouting_allDiffPairsRouting_cf90 更改更改9090歐姆差分在每層對應差分走線間距根據(jù)阻抗歐姆差

15、分在每層對應差分走線間距根據(jù)阻抗構(gòu)造圖構(gòu)造圖DiffPairsRouting_cf100 更改更改100100歐姆差分在每層對應差分走線間距根據(jù)阻抗歐姆差分在每層對應差分走線間距根據(jù)阻抗構(gòu)造圖構(gòu)造圖DiffPairsRouting_all 更改差分在每層對應差分走線間距無阻抗時默許設更改差分在每層對應差分走線間距無阻抗時默許設置置Differential Pairs Routing優(yōu)先權(quán) Cf90Cf90，cf100cf100規(guī)那么優(yōu)先于全局規(guī)那么優(yōu)先于全局 默以為全激活默以為全激活Plane設置 PlaneConnect_viaPlaneConnect_via PlaneConnect_allPlaneConnect_all PlaneClearance_viaPlaneClearance_via PlaneClearance_allPlaneClearance_all PolygonConnect_viaPolygonConnect_via PolygonConnect_allPolygonConnect_allPlaneConnect_via 電源地在電源地在planeplane層過孔全銜接層過孔全銜接( (需求時激活需求時激活PlaneClearance_via 過孔在過孔在PlanePlane層的隔離大小設置在過孔密度較高的層的隔離大小設