組成原理課程6

1、1第六章第六章 總線系統(tǒng)總線系統(tǒng)返回26.1 總線的概念和結(jié)構(gòu)形態(tài)6.2 總線接口6.3 總線的仲裁6.4總線的定時和數(shù)據(jù)傳送模式6.5 HOST總線和PCI總線6.6 InfiniBand標準36.1總線的概念和結(jié)構(gòu)形態(tài)總線的概念和結(jié)構(gòu)形態(tài)6.1.1總線的基本概念6.1.2總線的連接方式6.1.3總線的內(nèi)部結(jié)構(gòu)6.1.4總線結(jié)構(gòu)實例46.1.16.1.1總線的基本概念總線的基本概念l數(shù)字計算機是由若干系統(tǒng)功能部件構(gòu)成的，這些系統(tǒng)功能部件在一起工作才能形成一個完整的計算機系統(tǒng)。l總線定義：計算機的若干功能部件之間不可能采用全互聯(lián)形式，因此就需要有公共的信息通道，即總線。 l總線是構(gòu)成計算機系統(tǒng)

2、的互聯(lián)機構(gòu)，是多個系統(tǒng)功能部件之間進行數(shù)據(jù)傳送的公共通路。借助于總線連接，計算機在各系統(tǒng)功能部件之間實現(xiàn)地址、數(shù)據(jù)和控制信息的交換，并在爭用資源的基礎(chǔ)上進行工作。 56.1.16.1.1總線的基本概念總線的基本概念l總線可分為以下幾類： l內(nèi)部總線：CPU內(nèi)部連接各寄存器及運算器部件之間的總線。 l系統(tǒng)總線：外部總線。CPU和計算機系統(tǒng)中其他高速功能部件相互連接的總線。 lI/O總線：中低速I/O設(shè)備相互連接的總線。 66.1.16.1.1總線的基本概念總線的基本概念1、總線的特性l總線的特性可分為：物理特性、功能特性、電氣特性、時間特性。l物理特性：總線的物理連接方式（根數(shù)、插頭、插座形狀，

3、引腳排列方式）l功能特性：每根線的功能l電氣特性：每根線上信號的傳遞方向及有效電平范圍。l時間特性：規(guī)定了每根總線在什么時間有效。7【例1】（1）某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz，總線帶寬是多少?（2）如果一個總線周期中并行傳送64位數(shù)據(jù)，總線時鐘頻率升為66MHz，總線帶寬是多少?解：（1）設(shè)總線帶寬用Dr表示，總線時鐘周期用T=1/f表示，一個總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得Dr=D/T=D（1/T）=Df=4B33106/s=132MB/s（2）64位=8BDr=Df=8B66106/s=528MB/s

4、6.1.1 總線的基本概念總線的基本概念86.1.2總線的連接方式 l適配器（接口）：實現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步，并完成計算機和外設(shè)之間的所有數(shù)據(jù)傳送和控制。 l單機系統(tǒng)中總線結(jié)構(gòu)的兩種基本類型： l單總線：使用一條單一的系統(tǒng)總線來連接CPU、內(nèi)存和I/O設(shè)備。 CAI96.1.2總線的連接方式l單總線結(jié)構(gòu)特點： 在單總線結(jié)構(gòu)中，要求連接到總線上的邏輯部件必須高速運行，以便在某些設(shè)備需要使用總線時，能迅速獲得總線控制權(quán)；而當不再使用總線時，能迅速放棄總線控制權(quán)。否則，由于一條總線由多種功能部件共用，可能導(dǎo)致很大的時間延遲。106.1.2總線的連接方式l多總線：在CPU、

5、主存、I/O之間互聯(lián)采用多條總線。如圖所示。116.1.2總線的連接方式l高速的CPU總線：CPU和cache之間采用l系統(tǒng)總線：主存連在其上。l高速總線上可以連接高速LAN（100Mb/s局域網(wǎng)）、視頻接口、圖形接口、SCSI接口（支持本地磁盤驅(qū)動器和其他外設(shè)）、Firewire接口（支持大容量I/O設(shè)備）。高速總線通過擴充總線接口與擴充總線相連，擴充總線上可以連接串行方式工作的I/O設(shè)備。l通過橋CPU總線、系統(tǒng)總線和高速總線彼此相連。橋?qū)嵸|(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路。l多總線結(jié)構(gòu)體現(xiàn)了高速、中速、低速設(shè)備連接到不同的總線上同時進行工作，以提高總線的效率和吞吐量，而且處理器

6、結(jié)構(gòu)的變化不影響高速總線。126.1.3總線的內(nèi)部結(jié)構(gòu)l早期總線的內(nèi)部結(jié)構(gòu)如圖所示，它實際上是處理器芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道。這種簡單的總線一般也由50100條線組成，這些線按其功能可分為三類：地址線、數(shù)據(jù)線和控制線。CAI136.1.3總線的內(nèi)部結(jié)構(gòu)早期總線結(jié)構(gòu)的不足之處在于：lCPU是總線上惟一的主控者。即使后來增加了具有簡單仲裁邏輯的DMA控制器以支持DMA傳送，但仍不能滿足多CPU環(huán)境的要求。l總線信號是CPU引腳信號的延伸，故總線結(jié)構(gòu)緊密與CPU相關(guān)，通用性較差。146.1.4總線的內(nèi)部結(jié)構(gòu)l當代流行的總線內(nèi)部結(jié)構(gòu)CAI156.1.4總線的內(nèi)部結(jié)構(gòu)l由地址線、

7、數(shù)據(jù)線、控制線組成。其結(jié)構(gòu)與簡單總線相似，但一般是32條地址線，32或64條數(shù)據(jù)線。為了減少布線，64位數(shù)據(jù)的低32位數(shù)據(jù)線常常和地址線采用多路復(fù)用方式。l仲裁總線：包括總線請求線和總線授權(quán)線。l中斷和同步總線：用于處理帶優(yōu)先級的中斷操作，包括中斷請求線和中斷認可線。l公用線：包括時鐘信號線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時序信號線等。166.1.5總線結(jié)構(gòu)實例l大多數(shù)計算機采用了分層次的多總線結(jié)構(gòu)。l右圖它是一個三層次的多總線結(jié)構(gòu)即有CPU總線、PCI總線和ISA總線。CAI176.2 總線接口總線接口6.2.1 信息傳送方式6.2.2 總線接口的基本概念186.2.1 信息傳送方

8、式信息傳送方式l計算機系統(tǒng)中，傳輸信息基本有三種方式：l串行傳送l并行傳送l分時傳送l出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采用并行傳送方式。分時傳送即總線的分時復(fù)用。 196.2.1 信息傳送方式信息傳送方式l串行傳送l使用一條傳輸線，采用脈沖傳送。l主要優(yōu)點是只需要一條傳輸線，這一點對長距離傳輸顯得特別重要，不管傳送的數(shù)據(jù)量有多少，只需要一條傳輸線，成本比較低廉。l缺點就是速度慢。l并行傳送 l每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送。 l分時傳送 l總線復(fù)用或是共享總線的部件分時使用總線206.2.2 總線接口的基本概念總線接口的基本概念l接口是CPU和主存、外設(shè)之間通過總線

9、進行連接的邏輯部件。21【例例2】利用串行方式傳送字符（如圖），每利用串行方式傳送字符（如圖），每秒鐘傳送的比特（秒鐘傳送的比特（bit）位數(shù)常稱為波特率。）位數(shù)常稱為波特率。假設(shè)數(shù)據(jù)傳送速率是假設(shè)數(shù)據(jù)傳送速率是120個字符個字符/秒，每一個秒，每一個字符格式規(guī)定包含字符格式規(guī)定包含10個比特位（起始位、停個比特位（起始位、停止位、止位、8個數(shù)據(jù)位），問傳送的波特率是多少個數(shù)據(jù)位），問傳送的波特率是多少?每個比特位占用的時間是多少每個比特位占用的時間是多少?解：波特率為：10位120/秒=1200波特每個比特位占用的時間Td是波特率的倒數(shù)：Td=1/1200=0.83310-3s=0.833m

10、s226.3 總線的仲裁總線的仲裁6.3.1 集中式仲裁6.3.2 分布式仲裁236.3 總線的仲裁總線的仲裁l連接到總線上的功能模塊有主動和被動兩種形態(tài)，其中主方可以啟動一個總線周期，而從方只能響應(yīng)主方請求。每次總線操作，只能有一個主方，但是可以有多個從方。 l為了解決多個功能模塊爭用總線的問題，必須設(shè)置總線仲裁部件。 l總線占用期：主方持續(xù)控制總線的時間。 l按照總線仲裁電路的位置不同，仲裁方式分為集中式和分布式兩種。246.3.1 集中式仲裁集中式仲裁l集中式仲裁有三種：鏈式查詢方式：離中央仲裁器最近的設(shè)備具有最高優(yōu)先權(quán)，離總線控制器越遠，優(yōu)先權(quán)越低。優(yōu)點：只用很少幾根線就能按一定優(yōu)先次

11、序?qū)崿F(xiàn)總線控制，并且這種鏈式結(jié)構(gòu)很容易擴充設(shè)備。缺點：是對詢問鏈的電路故障很敏感，優(yōu)先級固定。256.3.1 集中式仲裁集中式仲裁l計數(shù)器定時查詢方式：總線上的任一設(shè)備要求使用總線時，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號以后，在BS線為“0”的情況下讓計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設(shè)備。每個設(shè)備接口都有一個設(shè)備地址判別電路，當?shù)刂肪€上的計數(shù)值與請求總線的設(shè)備地址相一致時，該設(shè)備 置“1”BS線，獲得了總線使用權(quán)，此時中止計數(shù)查詢。 每次計數(shù)可以從“0”開始，也可以從中止點開發(fā)始。如果從“0”開始，各設(shè)備的優(yōu)先次序與鏈式查詢法相同，優(yōu)先級的順序是固定的。如果從中止點開始，則

12、每個設(shè)備使用總線的優(yōu)級相等。l計數(shù)器的初值也可用程序來設(shè)置，這可以方便地改變優(yōu)先次序，但這種靈活性是以增加線數(shù)為代價的。可方便的改變優(yōu)先級。 266.3.1 集中式仲裁集中式仲裁l在獨立請求方式中，每一個共享總線的設(shè)備均有一對總線請求線BRi和總線授權(quán)線BGi。當設(shè)備要求使用總線時，便發(fā)出該設(shè)備的請求信號。總線仲裁器中有一個排隊電路，它根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個設(shè)備的請求，給設(shè)備以授權(quán)信號BGi。獨立請求方式的優(yōu)點是響應(yīng)時間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費的時間少，用不著一個設(shè)備接一個設(shè)備地查詢。其次，對優(yōu)先次序的控制相當靈活。它可以預(yù)先固定，例如BR0優(yōu)先級最高，BR1次之BRn最低；

13、也可以通過程序來改變優(yōu)先次序；還可以用屏蔽（禁止）某個請求的辦法，不響應(yīng)來自無效設(shè)備的請求。因此當代總線標準普遍采用獨立請求方式。276.3.1 集中式仲裁集中式仲裁w獨立請求方式：優(yōu)點是響應(yīng)時間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費的時間少。對優(yōu)先次序的控制也是相當靈活的。 286.3.1 集中式仲裁集中式仲裁CAI296.3.2 分布式仲裁分布式仲裁l分布式仲裁：不需要中央仲裁器，而是多個仲裁器競爭使用總線。當它們有總線請求時，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到的號與自己的號進行比較。如果仲裁總線上的號大，則它的總線請求不予響應(yīng)，并撤消它的仲裁號。最后，獲勝者的仲

14、裁號保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級仲裁策略為基礎(chǔ)。306.4總線的定時和數(shù)據(jù)傳送模式總線的定時和數(shù)據(jù)傳送模式6.4.1 總線的定時6.4.2 總線數(shù)據(jù)傳輸模式316.4.1 總線的定時總線的定時l總線的信息傳送過程：請求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回。 l定時：事件出現(xiàn)在總線上的時序關(guān)系。 l同步定時：l異步定時：326.4.1 總線的定時總線的定時1、同步定時CAI336.4.2 總線的定時總線的定時2、異步定時CAI346.5 HOST總線和總線和PCI總線總線6.5.1 多總線結(jié)構(gòu)6.5.2 PCI總線信號6.5.3 總線周期類型6.5.4 總線周期操作6.5.5

15、 總線仲裁356.5.1 多總線結(jié)構(gòu)多總線結(jié)構(gòu)l如圖，典型的多總線結(jié)構(gòu)框圖。實際上，這也是高檔PC機和服務(wù)器的主板總線框圖。CAI366.5.1 多總線結(jié)構(gòu)多總線結(jié)構(gòu)lHOST總線：該總線有CPU總線、系統(tǒng)總線、主存總線、前端總線等多種名稱，各自反映了總線功能的一個方面。這里稱“宿主”總線，也許更全面，因為HOST總線不僅連接主存，還可以連接多個CPU。lHOST總線：連接“北橋”芯片與CPU之間的信息通路，它是一個64位數(shù)據(jù)線和32位地址線的同步總線。32位的地址線可支持處理器4GB的存儲尋址空間?？偩€上還接有L2級cache，主存與cache控制器芯片。后者用來管理CPU對主存和cache

16、的存取操作。CPU擁有HOST總線的控制權(quán)，但在必要情況下可放棄總線控制權(quán)。376.5.1 多總線結(jié)構(gòu)多總線結(jié)構(gòu)lPCI總線：連接各種高速的PCI設(shè)備。PCI是一個與處理器無關(guān)的高速外圍總線，又是至關(guān)重要的層間總線。它采用同步時序協(xié)議和集中式仲裁策略，并具有自動配置能力。PCI設(shè)備可以是主設(shè)備，也可以是從設(shè)備，或兼而有之。在PCI設(shè)備中不存在DMA（直接存儲器傳送）的概念，這是因為PCI總線支持無限的猝發(fā)式傳送。這樣，傳統(tǒng)總線上用DMA方式工作的設(shè)備移植到PCI總線上時，采用主設(shè)備工作方式即可。系統(tǒng)中允許有多條PCI總線，它們可以使用HOST橋與HOST總線相連，也可使用PCI/PCI橋與已和

17、HOST總線相連的PCI總線相連，從而得以擴充PCI總線負載能力。lLAGACY總線：可以是ISA，EISA，MCA等這類性能較低的傳統(tǒng)總線，以便充分利用市場上豐富的適配器卡，支持中、低速I/O設(shè)備。386.5.1 多總線結(jié)構(gòu)多總線結(jié)構(gòu)l在PCI總線體系結(jié)構(gòu)中有三種橋。其中HOST橋又是PCI總線控制器，含有中央仲裁器。橋起著重要的作用，它連接兩條總線，使彼此間相互通信。橋又是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設(shè)備都能看到同樣的一份地址表。l橋本身的結(jié)構(gòu)可以十分簡單，如只有信號緩沖能力和信號電平轉(zhuǎn)換邏輯，也可以相當復(fù)雜，如有規(guī)程轉(zhuǎn)

18、換、數(shù)據(jù)快存、裝拆數(shù)據(jù)等。396.5.2 PCI總線信號總線信號lPCI總線的基本傳輸機制是猝發(fā)式傳送，利用橋可以實現(xiàn)總線間的猝發(fā)式傳送。寫操作時，橋把上層總線的寫周期先緩存起來，以后的時間再在下層總線上生成寫周期，即延遲寫。讀操作時，橋可早于上層總線，直接在下層總線上進行預(yù)讀。無論延遲寫和預(yù)讀，橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上。40本本 章章 小小 結(jié)結(jié)l總線是構(gòu)成計算機系統(tǒng)的互聯(lián)機構(gòu)，是多個系統(tǒng)功能部件之間進行數(shù)據(jù)傳送的公共通道，并在爭用資源的基礎(chǔ)上進行工作。l總線有物理特性、功能特性、電氣特性、機械特性，因此必須標準化。l微型計算機系統(tǒng)的標準總線從ISA總線（16位，帶寬8MB/s）發(fā)展到EISA總線（32位，帶寬33.3MB/s）和VESA總線（32位，帶寬132MB/s），又進一步發(fā)展到PCI總線（64位，帶寬264MB/s）。l衡量總線性能的重要指標是總線帶寬，它定義為總線本身所能達到的最高傳輸速率。返回41本本 章章 小小 結(jié)結(jié)l當代流行的標準總線追求與結(jié)構(gòu)、CPU、技術(shù)無關(guān)的開發(fā)標準。其總線內(nèi)部結(jié)構(gòu)包含：數(shù)據(jù)傳送總線（由地址線、數(shù)據(jù)線、控制線組成）；仲裁總線；中斷和同步總線；公用線（電源、地線、時鐘、