EDA實(shí)驗(yàn)報(bào)告60S電子鬧鐘

1、 eda實(shí)驗(yàn)報(bào)告 題 目 60秒電子鬧鐘 學(xué) 院 電子工程學(xué)院 專 業(yè) 學(xué)生姓名 導(dǎo)師姓名 初秀琴 一 功能描述電路上電后自動(dòng)計(jì)時(shí)，到達(dá)預(yù)置的鬧響時(shí)刻后，由揚(yáng)聲器發(fā)出音樂報(bào)警。鬧響時(shí)刻可利用dip開關(guān)設(shè)置，兩位數(shù)：059。二 設(shè)計(jì)思路電路主要由分頻器、m60計(jì)數(shù)器、鬧鈴電路、顯示電路等部分組成。秒信號(hào)脈沖可由分頻器產(chǎn)生，用dip開關(guān)設(shè)置鬧響時(shí)刻，當(dāng)m60計(jì)數(shù)器的輸出與設(shè)置的鬧響時(shí)刻相等時(shí)，鬧鈴電路輸出脈沖驅(qū)動(dòng)揚(yáng)聲器發(fā)出音樂報(bào)警?？傮w設(shè)計(jì)思路如圖1所示：七段顯示揚(yáng)聲器顯示電路dip開關(guān)鬧鈴電路m60計(jì)數(shù)器高頻脈沖分頻器圖1 總體設(shè)計(jì)思路三 功能模塊1 分頻器程序代碼如下：library ieee

2、;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity devide isport(clk:in std_logic; -輸入時(shí)鐘clk_out:out std_logic -輸出信號(hào));end devide;architecture arc_devide of devide issignal count:std_logic_vector (14 downto 0); -定義內(nèi)部信號(hào)beginprocessbeginwait until clkevent and clk=1;if(count32767)then -

3、改變最大計(jì)數(shù)值即可得到不同的分頻系數(shù)count=count+1;clk_out=1;end if;end process;end architecture arc_devide;符號(hào)圖如圖2所示：圖2 分頻器符號(hào)圖2 m60計(jì)數(shù)器程序代碼如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity bcd_m60 isport (clk:in std_logic;en:in std_logic;cr:in std_logic;ql,qh:out std_logic_vector(3 down

4、to 0) -8421bcd碼個(gè)位、十位輸出);end bcd_m60;architecture behav of bcd_m60 issignal coul,couh:std_logic_vector(3 downto 0);beginprocess(cr,clk)beginif cr=0 then -異步復(fù)位coul=0000;couh=0000;elsif clkevent and clk=1 then if en=1 then if (coul=9 and couh=5) then -個(gè)位計(jì)到9十位計(jì)到5回零coul=0000;couh=0000;elsif coul=9 then -

5、個(gè)位計(jì)到9回零十位加1coul=0000;couh=couh+1;elsecoul=coul+1; -否則個(gè)位加1end if;end if;end if;end process;ql=coul;qh=couh;end behav;符號(hào)圖如圖3所示：圖3 m60計(jì)數(shù)器符號(hào)圖仿真波形如圖4所示：圖4 m60計(jì)數(shù)器仿真波形經(jīng)分析，m60計(jì)數(shù)器仿真波形正確。3 鬧鈴電路程序代碼如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity alert isport (stop:in std_logi

6、c; -控制是否響鈴clk:in std_logic;dipl,diph:in std_logic_vector(3 downto 0);ql,qh:in std_logic_vector(3 downto 0);speak:out std_logic);end alert;architecture behav of alert isbeginprocess(stop,clk,ql,qh)beginif stop=0 then speak=0;elsif ql=dipl and qh=diph then -輸出脈沖驅(qū)動(dòng)揚(yáng)聲器speak tmp tmp tmp tmp tmp tmp tmp tmp tmp tmp tmp tmp tmp tmp tmp tmp null;end case;end process;a=tmp(6);b=tmp(5);c=tmp(4);d=tmp(3);e=tmp(2);f=tmp(1);g=tmp(0);end arc;符號(hào)圖如圖6所示：圖6 顯示電路符號(hào)圖四 總體仿真頂層文件原理圖如圖7所示：圖7 頂層文件原理圖仿真波形如圖8所示：如圖8所示，當(dāng)m60計(jì)數(shù)器計(jì)數(shù)與置