第4章計(jì)算機(jī)組成及結(jié)構(gòu)

1、內(nèi)存：主要性能指標(biāo)：人們普遍關(guān)心的內(nèi)存技術(shù)指標(biāo)，一般包括引腳數(shù)、容量、速度、電壓、奇偶校驗(yàn)等。引腳數(shù)可以歸為內(nèi)存模組的接口類型，現(xiàn)在通常為168線的DIMM。內(nèi)容提要n主存儲(chǔ)器分類n主存儲(chǔ)器的性能指標(biāo)n主存儲(chǔ)器的基本操作n隨機(jī)存儲(chǔ)器n非易失性半導(dǎo)體存儲(chǔ)器n半導(dǎo)體存儲(chǔ)器的組成與控制4-1 主存儲(chǔ)器處于全機(jī)中心地位n主存儲(chǔ)器處于全機(jī)中心地位n當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)（除了暫存于CPU寄存器以外的所有原始數(shù)據(jù)、中間結(jié)果和最后結(jié)果）均存放在存儲(chǔ)器中，CPU直接從存儲(chǔ)器中取指令和存儲(chǔ)數(shù)據(jù)。n采用直接存儲(chǔ)器存取（DMA）技術(shù)和輸入輸出通道技術(shù)在存儲(chǔ)器和輸入輸出系統(tǒng)間傳輸數(shù)據(jù)。n多處理機(jī)利用存儲(chǔ)器存放

2、共享數(shù)據(jù)，并實(shí)現(xiàn)處理機(jī)之間的通信，更加強(qiáng)了搓存儲(chǔ)器作為全機(jī)中心的地位4-1 （續(xù)1）n輔存、外存n用來存放主存的副本和當(dāng)前不在運(yùn)行的程序和數(shù)據(jù)nCPU 不能直接訪問n指令的執(zhí)行速度與主存儲(chǔ)器技術(shù)的發(fā)展密切相關(guān)4-2 主存儲(chǔ)器分類4-2 （續(xù)1）4-3 主存儲(chǔ)器的主要技術(shù)指標(biāo)4-3 (續(xù)1)4-4 主存儲(chǔ)器的讀寫操作n主存與CPU的連接nDB、AB、CBnAR決定可尋址單位（字或字節(jié)）nDR決定子長nread、write 決定讀、寫操作n讀取信息n將地址送AR，經(jīng)AB送往主存n應(yīng)用控制線（read）發(fā)讀信號n等待從主存發(fā)回的應(yīng)答信號（ready）若ready信號為1，說明主存將信息讀出，并放在數(shù)

3、據(jù)總線上，送入DR，此時(shí)取數(shù)操作完成。4-4 （續(xù)1讀操作）4-4 （續(xù)2寫操作）n寫信息n將地址送AR，經(jīng)AB送往主存，并將信息送DRn發(fā)寫命令（write）n等待從主存發(fā)回的應(yīng)答信號（ready）若ready信號有效，說明主存從數(shù)據(jù)總線接收信息并按地址總線指定的地址存儲(chǔ)，此時(shí)存數(shù)操作完成。n主存與CPU之間采用異步工作方式工作4-4 （續(xù)2寫操作）4-5 讀/寫存儲(chǔ)器n半導(dǎo)體隨機(jī)訪問存儲(chǔ)器有靜態(tài)隨機(jī)訪問存儲(chǔ)器SRAM（Static Random Access Memory）和動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器DRAM（Dynamic Random Access Memory）兩種 nSRAM的存儲(chǔ)單元由鎖

4、存器（雙穩(wěn)觸發(fā)器）構(gòu)成，它不需要刷新，讀出之后不需要重寫，工作速度比較高，但存儲(chǔ)容量小，價(jià)格貴，功耗大。nDRAM依靠在MOS電容上存儲(chǔ)電荷來保存數(shù)據(jù)，必須每間隔一段時(shí)間（如幾毫秒）刷新一次，否則，存儲(chǔ)器中保存的數(shù)據(jù)將丟失，而且，DRAM是破壞性讀出存儲(chǔ)器，讀出之后必須重寫，但DRAM的存儲(chǔ)容量大，價(jià)格便宜，功耗小，速度也比較高。 4-5 (續(xù)1 隨機(jī)存儲(chǔ)器分類）4-5 (續(xù)2 SRAM存儲(chǔ)單元）n存儲(chǔ)單元和存儲(chǔ)器n靜態(tài)MOS存儲(chǔ)單元作為隨機(jī)訪問存儲(chǔ)器的存儲(chǔ)單元，必須具備如下3個(gè)條件：n有兩種穩(wěn)定狀態(tài)，分別定義為1狀態(tài)和0狀態(tài)；n兩種狀態(tài)之間能夠互相轉(zhuǎn)換；n能夠讀出兩種穩(wěn)定的狀態(tài)。4-5 （續(xù)

5、續(xù)3 SRAM存儲(chǔ)單元）n一個(gè)六管靜態(tài)MOS存儲(chǔ)單元（如下圖所示），由6個(gè)MOS管組成，其中，T1和T2構(gòu)成一個(gè)觸發(fā)器。當(dāng)T1導(dǎo)通T2截止時(shí)，表示“1”狀態(tài)；相反則表示“0”狀態(tài)。T3和T4為負(fù)載管，每個(gè)MOS管相當(dāng)于一個(gè)電阻；T5和T6用作選通門，控制讀寫操作。4-5 （續(xù)4 SRAM保持狀態(tài)）n保持狀態(tài)：當(dāng)字線為0時(shí)，T5和T6均截止，T1和T2中必有一個(gè)是導(dǎo)通的，另外一個(gè)MOS管則必然截止（當(dāng)T1導(dǎo)通T2截止時(shí)，表示存儲(chǔ)了數(shù)據(jù)“1，相反則表示存儲(chǔ)了數(shù)據(jù)“0），導(dǎo)通的MOS管通過T3或T4連續(xù)提供電流。只要不停電，存儲(chǔ)單元就能夠永遠(yuǎn)保持原來的狀態(tài)，因此稱為靜態(tài)存儲(chǔ)器。 4-5 （續(xù)5 SR

6、AM讀出狀態(tài) ）n讀出過程：當(dāng)字線為“1”時(shí)，T5和T6均導(dǎo)通。存儲(chǔ)單元中原來存儲(chǔ)的信息經(jīng)過位線輸出。如果原來存儲(chǔ)數(shù)據(jù)“1”（ T1導(dǎo)通T2截止），就有電流自位線1經(jīng)T5流向T1，從而在位線1產(chǎn)生一個(gè)負(fù)脈沖。因?yàn)門2截至，因此位線2不產(chǎn)生負(fù)脈沖。若觸發(fā)器處于“0”態(tài)（ T1截止T2導(dǎo)通），則與上述情況相反，在位線2產(chǎn)生負(fù)脈沖。這樣就可以根據(jù)那條位線上有負(fù)脈沖來判斷觸發(fā)器的狀態(tài)。 4-5 （續(xù)6 SRAM寫入狀態(tài) ）n寫入過程：在位線1、2分別送高低電位，迫使觸發(fā)器狀態(tài)發(fā)生改變。例如，當(dāng)字線為“1”時(shí)，T5和T6均導(dǎo)通。如果要寫入“1”，則令位線1為“0”，位線2為“1，這時(shí)，T1導(dǎo)通，T2截止

7、；如果要寫入0，則令位線1為0，位線0為1，這時(shí)，T2導(dǎo)通，T1截止。 4-5 （續(xù)7 16*1位SRAM結(jié)構(gòu)）n16*1位SRAM的結(jié)構(gòu)圖見下頁n16個(gè)存儲(chǔ)單元排成4*4矩陣n讀出和寫入均經(jīng)T7、T8和單元的位線1、2相連n地址碼分成X和Y兩組nX譯碼器輸出和一條字選線相連，用來選擇存儲(chǔ)矩陣中的一個(gè)字，Y譯碼器輸出控制每一列單元的T7、T8管n字線和列線交叉處的單元即為選中單元n當(dāng)某單元被選中時(shí)，字選線把該單元的T5、T6打開，列選線使T7、T8導(dǎo)通。若寫信號WE0，電路執(zhí)行寫操作，否則執(zhí)行讀操作4-5 （續(xù)8 16*1位SRAM圖 ）4-5 （續(xù)1K*1位SRAM ）nA0-A4經(jīng)X譯碼器

8、驅(qū)動(dòng)32*32存儲(chǔ)陣列中的某一行， A5-A9經(jīng)Y譯碼器驅(qū)動(dòng)某一列讀寫電路4-5 （續(xù)10 SRAM開關(guān)特性讀周期）nSRAM的片選、地址和寫入數(shù)據(jù)在時(shí)間配合上有一定的要求n讀周期n根據(jù)地址和片選信號建立的時(shí)間的先后不同，有兩種讀數(shù)時(shí)間4-5（續(xù)11 SRAM開關(guān)特性讀周期）4-5 （續(xù)12 SRAM開關(guān)特性寫周期）n寫周期n地址對寫允許的建立時(shí)間tsuAdr:存儲(chǔ)器一般不允許地址在 =0期間有變化。若有變化，則片內(nèi)地址譯碼器的輸出會(huì)因譯碼器內(nèi)部的競爭現(xiàn)象而使一些無關(guān)的單元頁寫入數(shù)據(jù)。為此一般要求地址的建立應(yīng)提前在WE0到達(dá)前進(jìn)行。n地址對寫允許 =0的保持時(shí)間thAdr:寫允許撤銷后，地址必

9、須保持一段時(shí)間不變。n其他參數(shù)見圖4-6WEWE4-5 （續(xù)13 SRAM開關(guān)特性寫周期）4-5（續(xù)14 三管DRAM讀操作）n三管DRAMn讀、寫分開n讀出：讀出數(shù)據(jù)線先預(yù)充電至高電平，然后讀出選擇線來高電位，使T3導(dǎo)通，若極間電容C上存儲(chǔ)電荷，則T2導(dǎo)通，讀出數(shù)據(jù)線便通過T2、 T3接地，讀出低電平；若C上無存儲(chǔ)電荷，則T2不導(dǎo)通，讀出數(shù)據(jù)線的電壓無變化。4-5（續(xù)15 三管DRAM讀出操作）n寫入：在寫入數(shù)據(jù)線上加寫入信號，在寫入選擇線上加高電位，則T1導(dǎo)通，C隨寫入信號而充電或放電。n再生：從上面的讀出過程可以看到，在讀出數(shù)據(jù)之后，電容C上原來存儲(chǔ)的數(shù)據(jù)被破壞，必需重新寫入。重新寫入數(shù)

10、據(jù)的過程稱為重寫或再生 4-5（續(xù)17 單管DRAM讀操作）n讀操作：數(shù)據(jù)線預(yù)充電至高電平，當(dāng)字線為“1”時(shí)，T導(dǎo)通，如果原來存儲(chǔ)的數(shù)據(jù)為1，電容Cs上的電荷經(jīng)位線釋放，則位線上有輸出信號；如果原來存儲(chǔ)的數(shù)據(jù)為0，電容Cs上沒有電荷，則位線上沒有輸出信號。 4-5（續(xù)18 單管DRAM寫操作）n寫操作：當(dāng)字線為“1”時(shí)， T導(dǎo)通。若數(shù)據(jù)線位低電平（寫1）且Cs上無存儲(chǔ)電荷，則接在Cs一端的VDD通過T對Cs充電；若數(shù)據(jù)線位高電平（寫0）且Cs上有存儲(chǔ)電荷，則Cs通過T放電；如寫入數(shù)據(jù)與原存儲(chǔ)數(shù)據(jù)相同，則Cs上的電荷保持不變。4-5（續(xù)19 16k1位DRAM）n16k1位DRAMn為減少引腳封

11、裝，地址碼分兩次輸入，先送行地址，后送列地址n行地址由RAS送入，列地址由CAS送入n16k存儲(chǔ)矩陣由兩個(gè)64128陣列組成n讀出放大器保存讀出信息，并實(shí)現(xiàn)信息的重寫4-5（續(xù)20 16k1位DRAM）4-5（續(xù)21 DRAM的刷新）n刷新原因n電容存在漏電n單管DRAM破壞性讀出n刷新的時(shí)間要求:小于或等于2msn刷新方法：地址再生，即輪流對存儲(chǔ)矩陣的每一行中的所有單元同時(shí)進(jìn)行讀出，將所有行讀出一遍即可（讀出過程中再生）。4-5（續(xù)22 DRAM的時(shí)序圖）nDRAM的時(shí)序說明n行地址由RAS的下降沿送入存儲(chǔ)器的行地址鎖存器，列地址由CAS的下降沿送入列地址鎖存器，因此CAS下降沿必須滯后于R

12、AS下降沿n為了保證存儲(chǔ)器內(nèi)部電路的正常工作及進(jìn)行預(yù)充電，RAS、CAS的正負(fù)電平寬度應(yīng)符合手冊要求n行地址對RAS的下降沿及列地址對CAS的下降沿應(yīng)有足夠的建立時(shí)間4-5（續(xù)23 DRAM的時(shí)序圖）n讀工作方式：nWE1應(yīng)在列地趾送入前建立，并應(yīng)在CAS正沿到來后撤銷n輸出讀出信號可保持到CAS負(fù)電平撤銷后4-5（續(xù)24 DRAM的時(shí)序圖）n寫工作方式nWE的下降沿早于CAS下降沿到來n輸入數(shù)據(jù)的鎖存實(shí)際上是由CAS的下降沿激發(fā)的nWE的負(fù)電平應(yīng)有足夠的寬度n在寫的過程中，DOUT保持高阻態(tài)4-5（續(xù)25 DRAM的時(shí)序圖）n讀-改寫工作方式n在一個(gè)RAS周期內(nèi)先讀某一單元的內(nèi)容，然后檢查讀

13、出內(nèi)容，若有必要改變，則把新的數(shù)據(jù)寫入該單元nWE負(fù)跳變一定在CAS0期間內(nèi)進(jìn)行，DIN是由WE的下降沿鎖存的， DIN的建立時(shí)間和保存時(shí)間是相對于WE而言的4-5（續(xù)26 DRAM的時(shí)序圖）4-5（續(xù)27 DRAM的時(shí)序圖）n頁面工作方式n當(dāng)RAS負(fù)跳變來到后，行地址鎖存，然后保持RAS0。只要在RAS0期間不斷變化列地址和CAS，便可以在行地址不變的情況下對某一行的所有單元連續(xù)地進(jìn)行讀寫。n優(yōu)點(diǎn)：速度快、功耗小4-5 （續(xù)28 DRAM與SRAM比較）nDRAM優(yōu)點(diǎn)n由單管作為存儲(chǔ)單元，所以存儲(chǔ)容量大，約是SRAM的4倍n地址是分批進(jìn)入存儲(chǔ)器的，所以引腳數(shù)比SRAM少n價(jià)格便宜n功率約是S

14、RAM的1/6nDRAM缺點(diǎn)n速度比SRAM低nDRAM需要刷新4-5（續(xù) DRAM小節(jié)）4-6 非易失性半導(dǎo)體存儲(chǔ)器n隨機(jī)訪問存儲(chǔ)器SRAM和DRAM是可讀可寫的，而且一旦斷電，存儲(chǔ)器中的所有數(shù)據(jù)就都將丟失。在一般計(jì)算機(jī)系統(tǒng)中，往往希望有另外一種存儲(chǔ)器，用來保存一些固定不變的程序或數(shù)據(jù)，而且，斷電以后，所保存的數(shù)據(jù)不丟失，這就是只讀存儲(chǔ)器ROM（read only memory）。n根據(jù)半導(dǎo)體制造工藝的不同，ROM可分為：ROM、PROM、EPROM、E2PROM、Flash Memory等 。4-6 （續(xù)1 只讀ROM、PROM）n掩模ROM:簡稱為MROM（mask programmab

15、le ROM）。MROM中所存儲(chǔ)的數(shù)據(jù)只能由生產(chǎn)廠家在生產(chǎn)芯片的過程中寫入，用戶無法改寫。nPROM:可一次寫入的ROM4-6 （續(xù)2 EPROM）nEPROM（Erasable PROM）:不僅可以由用戶寫入程序或數(shù)據(jù)，而且允許擦除已經(jīng)寫入的內(nèi)容。就象用鉛筆在紙上寫了字之后，能夠用橡皮完全擦干凈，又恢復(fù)成一張白紙。在源極S與漏極N之間有一個(gè)浮柵，當(dāng)浮柵上充滿負(fù)電荷時(shí)，源極S與漏極N之間導(dǎo)通，存儲(chǔ)數(shù)據(jù)“0”，否則不導(dǎo)通，存儲(chǔ)數(shù)據(jù)“1”。由于浮柵的絕緣性能特別好，電荷不易消失，因此能夠長期保存信息 n剛買來的EPROM，浮柵上沒有負(fù)電荷，因此，所有存儲(chǔ)單元均保存“1”。nEPROM的寫入方法是：

16、在專用的EPROM編程器上，在需要寫“0”的位置，在源極與漏極之間加上高電壓，把電荷加到浮柵上，于是，S極與N極之間就能夠?qū)?。nEPROM的擦除方法是：打開芯片頂部的小窗口，放入專用的EPROM擦除器中5到20分鐘，擦除器中的紫外線能夠使浮柵上的電荷逐漸消失，使其恢復(fù)到全1狀態(tài)。 4-6 （續(xù)3 EEPROM）nEEPROM（Electricity Erasable PROM）nEEPROM的價(jià)格通常要比EPROM貴，使用起來實(shí)際上比EPROM方便，它可以按單個(gè)字節(jié)擦除。如果把編程和擦除電路都做在機(jī)器內(nèi)，就不需要象EPROM那樣反復(fù)插拔芯片了。nEEPROM能夠通過電信號直接實(shí)現(xiàn)讀或?qū)?，而?/p>

17、斷電之后能夠保存數(shù)據(jù)，那么它能否代替RAM呢？答案是否定的。主要原因有兩個(gè)：一是EEPROM的寫入速度特別慢，通常要比SRAM或DRAM慢1000倍左右；第二個(gè)原因是EEPROM的擦除次數(shù)是有限的，一般在幾萬次。 4-6 （續(xù)4 Flash Memory）nFlash Memory：也是依靠電信號擦除的，可以寫成Flash EPROM。與EEPROM相比，F(xiàn)lash EPROM具有存儲(chǔ)容量大，價(jià)格便宜，功耗低等優(yōu)點(diǎn)，但是，它只能以塊為單位擦除。n目前，F(xiàn)lash EPROM被大量用做存儲(chǔ)卡和硅盤等，在不久的將來，很有可能代替磁盤存儲(chǔ)器。4-6 （續(xù)5 ROM應(yīng)用） 存儲(chǔ)器 應(yīng)用SRAMcach

18、eDRAM計(jì)算機(jī)主存ROM固定程序，微程序控制存儲(chǔ)器PROM用戶程序、用于工業(yè)控制或電器EPROM用戶編寫并可修改程序或產(chǎn)品試制階段試編程序EEPROMIC卡上存儲(chǔ)信息Flash Memory固態(tài)盤、IC卡4-7 DRAM的發(fā)展4-8 半導(dǎo)體存儲(chǔ)器的組成與控制n位擴(kuò)展4-8 (續(xù)1 字?jǐn)U展)n字?jǐn)U展4-8 (續(xù)2 字位擴(kuò)展)n字位擴(kuò)展4-8 (續(xù)3 例子)4-8 (續(xù)4 存儲(chǔ)控制)再生周期：從上一次對整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對整個(gè)存儲(chǔ)器全部刷新一遍為止的時(shí)間。又叫刷新周期。刷新通常有兩種：集中刷新，分布式刷新4-8 (續(xù)5 集中刷新)4-8 (續(xù)6 集中刷新)4-9 多體交叉存儲(chǔ)器n整個(gè)存儲(chǔ)器由多個(gè)模塊組成，每個(gè)模塊稱為一個(gè)存儲(chǔ)體。地址碼的低位部分是存儲(chǔ)體的體號，高位部分是存儲(chǔ)體的體內(nèi)地址。4-9 （續(xù)1）n假設(shè)一個(gè)采用交叉方式工作的主存儲(chǔ)器及組成這個(gè)主存儲(chǔ)器的各個(gè)存儲(chǔ)體的參數(shù)如下：m：每個(gè)存儲(chǔ)體的容量，通常用地址碼的低log2 m位作為每個(gè)存儲(chǔ)體的體內(nèi)地址。n：存儲(chǔ)體的個(gè)數(shù)，通常用地址碼的高log2 n位作為譯碼器的輸入，而這個(gè)譯碼器的n個(gè)輸出作為各個(gè)每個(gè)存儲(chǔ)體的使能輸入（相當(dāng)于存儲(chǔ)器芯片中的片選信號），只有被譯碼器選中的那個(gè)存儲(chǔ)體才能進(jìn)行讀寫操作。j：每個(gè)存儲(chǔ)體的體內(nèi)地址，j0，1，2，.，m-1。k：存儲(chǔ)體的體號，k0，1，2，.，