基于CPLD的出租車(chē)計(jì)費(fèi)器_嵌入式課程設(shè)計(jì)

1、 設(shè)計(jì)內(nèi)容與設(shè)計(jì)要求CPLD為復(fù)雜可編程邏輯器件，通過(guò)EDA技術(shù)對(duì)其進(jìn)行編程，可將一個(gè)較復(fù)雜的數(shù)字系統(tǒng)集成于一個(gè)芯片中，制成專(zhuān)用集成電路芯片，并可隨時(shí)在系統(tǒng)修改其邏輯功能。有關(guān)知識(shí)可參見(jiàn)相關(guān)教材或參考書(shū)。一設(shè)計(jì)內(nèi)容（1） 實(shí)現(xiàn)計(jì)費(fèi)功能，計(jì)費(fèi)標(biāo)準(zhǔn)為：按行駛里程計(jì)費(fèi)，起步價(jià)為6.00元，并在車(chē)行3Km后按2.00元/Km計(jì)費(fèi)，當(dāng)計(jì)費(fèi)器達(dá)到或超過(guò)20元時(shí)，每公里加收50的車(chē)費(fèi)，車(chē)停止不計(jì)費(fèi)。（2） 現(xiàn)場(chǎng)模擬功能：能模擬汽車(chē)起動(dòng)、停止、暫停以及加速等狀態(tài)。（3） 按計(jì)動(dòng)態(tài)掃描電路，將車(chē)費(fèi)和路程顯示出來(lái)，各有兩位小數(shù)。二、設(shè)計(jì)要求：1、 設(shè)計(jì)思路清晰，給出整體設(shè)計(jì)框圖；2、 設(shè)計(jì)各單元電路，完成其功能仿

2、真和編譯并生成低層模塊；3、 完成頂層設(shè)計(jì)并編譯通過(guò)；4、 完成設(shè)計(jì)下載并調(diào)試電路；5、 寫(xiě)出設(shè)計(jì)報(bào)告；主要設(shè)計(jì)條件1. 提供EDA實(shí)驗(yàn)室；2. 提供EL實(shí)驗(yàn)箱和CPLD芯片;3. 提供設(shè)計(jì)軟件說(shuō)明書(shū)格式1. 課程設(shè)計(jì)封面；2. 任務(wù)書(shū)；3. 說(shuō)明書(shū)目錄；4. 設(shè)計(jì)總體思路，基本原理和框圖（頂層電路圖）；5. 單元電路設(shè)計(jì)（各次級(jí)模塊電路圖）；6. 設(shè)計(jì)仿真；7. 編程下載；8. 總結(jié)與體會(huì)；9. 附錄；10. 參考文獻(xiàn)。進(jìn)度安排星期一、二：下達(dá)設(shè)計(jì)任務(wù)書(shū)，介紹課題內(nèi)容與要求；查找資料，確定總體設(shè)計(jì)方案和單元電路設(shè)計(jì)；星期三第二周星期一：?jiǎn)卧娐吩O(shè)計(jì)與仿真，硬件下載；第二周星期二、三：硬件下載

3、；第二星期四、五：書(shū)寫(xiě)設(shè)計(jì)報(bào)告，打印相關(guān)圖紙；答辯參考文獻(xiàn)1. 康華光主編.電子技術(shù)基礎(chǔ)（數(shù)字部分），高等教育出版社。2. 閻石主編. 電子技術(shù)基礎(chǔ)（數(shù)字部分），清華大學(xué)出版社。3. 陳大欽主編，電子技術(shù)基礎(chǔ)實(shí)驗(yàn)，高等教育出版社。4. 彭介華主編，電子技術(shù)課程設(shè)計(jì)指導(dǎo)，高等教育出版社。5. 張 原編著，可編程邏輯器件設(shè)計(jì)及應(yīng)用，機(jī)械工業(yè)出版社。6.荀殿棟，徐志軍編著，數(shù)字電路設(shè)計(jì)實(shí)用手冊(cè)，電子工業(yè)出版社。7. 劉洪喜，陸穎編著. VHDL電路設(shè)計(jì)實(shí)用教程 清華大學(xué)出版社 目錄第一章 引言11.1 課題背景11.2 本文的主要工作1第二章 出租車(chē)計(jì)費(fèi)器的設(shè)計(jì)32.1 技術(shù)要求32.2 功能要求3

4、第三章 方案設(shè)計(jì)及原理框圖43.1 總體框架設(shè)計(jì)43.2出租車(chē)計(jì)費(fèi)器主要模塊設(shè)計(jì)5第四章 各單元模塊設(shè)計(jì)與仿真64.1 速度模塊64.1.1 速度模塊VHDL程序64.1.2 速度模塊仿真結(jié)果84.2 計(jì)程模塊84.2.1 計(jì)程模塊VHDL程序94.2.2 計(jì)程模塊仿真結(jié)果104.3 計(jì)費(fèi)模塊104.3.1 計(jì)費(fèi)模塊VHDL的程序114.3.2 計(jì)費(fèi)模塊仿真結(jié)果134.4 數(shù)碼管顯示模塊134.4.1 顯示模塊VHDL程序134.4.2 顯示模塊仿真結(jié)果17第五章 硬件調(diào)試185.1 設(shè)計(jì)測(cè)試185.2 硬件調(diào)試圖18心得體會(huì)20參考文獻(xiàn)21附錄 整體電路圖22第一章 引言1.1 課題背景幾年

5、來(lái)，出租車(chē)行業(yè)發(fā)展迅速，全國(guó)大大小小的出租車(chē)公司已有數(shù)千家，基于出租車(chē)的附屬品市場(chǎng)前景也是十分廣闊。傳統(tǒng)的出租車(chē)計(jì)費(fèi)器大多是由單片機(jī)實(shí)現(xiàn)的，發(fā)展使用也是十幾年了，在穩(wěn)定性、成本、制造工藝、使用習(xí)慣等方面都具有一些優(yōu)勢(shì)，但在運(yùn)營(yíng)過(guò)程中系統(tǒng)不是很穩(wěn)定，容易造成死機(jī)的現(xiàn)象。傳統(tǒng)計(jì)費(fèi)器的不足點(diǎn)：1. 產(chǎn)品更新周期長(zhǎng)：傳統(tǒng)的計(jì)費(fèi)器利用微控器，大部分功能依靠單片機(jī)實(shí)現(xiàn)。但單片機(jī)的程序不通用，不同芯片指令集不相同，因此設(shè)計(jì)研發(fā)比較困難，周期很長(zhǎng)。2. 計(jì)價(jià)方式不靈活：每次計(jì)價(jià)標(biāo)準(zhǔn)修改都需要重新燒錄芯片，使得每次價(jià)格調(diào)整都成為很費(fèi)力的事情，很難適應(yīng)社會(huì)發(fā)展的需要。傳統(tǒng)出租車(chē)計(jì)費(fèi)器多數(shù)由單片機(jī)實(shí)現(xiàn)，升級(jí)繁瑣，成

6、本高。隨著EDA技術(shù)的高速發(fā)展，電子系統(tǒng)的設(shè)計(jì)技術(shù)和工具發(fā)生了深刻的變化，大規(guī)?？删幊踢壿嬈骷﨏PLDFPGA的出現(xiàn)，給設(shè)計(jì)人員帶來(lái)了諸多方便。利用它進(jìn)行產(chǎn)品開(kāi)發(fā)，不僅可以解決電子系統(tǒng)小型化、低功耗、高可靠性等問(wèn)題，還具有成本低、開(kāi)發(fā)周期短、開(kāi)發(fā)軟件投入少的優(yōu)點(diǎn)，也能滿(mǎn)足對(duì)小批量、多品種的產(chǎn)品需求。使用EDA設(shè)計(jì)出租車(chē)計(jì)費(fèi)器，其部分功能還能由軟件實(shí)現(xiàn),減少了硬件的壓力,使得系統(tǒng)結(jié)構(gòu)簡(jiǎn)單、調(diào)試方便且成本低廉。所以基于CPLD的出租車(chē)計(jì)費(fèi)器已成首選。1.2 本文的主要工作面對(duì)出租車(chē)行業(yè)日益迅猛的發(fā)展趨勢(shì)及對(duì)計(jì)費(fèi)器更高的靈活性的要求，本設(shè)計(jì)希望嘗試一些新的方法來(lái)予以解決。(1).利用CPLD取代傳統(tǒng)

7、微控器 隨著CPLD等數(shù)字可編程器件的出現(xiàn)解決了傳統(tǒng)電子設(shè)計(jì)不能完成的任務(wù)，利用FPGA來(lái)實(shí)現(xiàn)出租車(chē)計(jì)費(fèi)器，可行性很高，而且電路簡(jiǎn)單，大大減少外圍器件，可以用軟件完全仿真，靈活度高，可以設(shè)計(jì)一些復(fù)雜的系統(tǒng)，而且編好的系統(tǒng)可以在不同的FPGA或CPLD芯片上通用。CPLD能完成任何數(shù)字器件的功能，使用CPLD來(lái)開(kāi)發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少PCB面積，提高系統(tǒng)的可靠性。同時(shí)由于CPLD的功能完全取決于VHDL語(yǔ)言編寫(xiě)的程序，不拘泥于某種芯片的特殊指令，更加提高了產(chǎn)品的更新?lián)Q代能力。 (2).完成基于CPLD的出租車(chē)計(jì)費(fèi)器的設(shè)計(jì) 出租車(chē)計(jì)費(fèi)器系統(tǒng)是VHDL語(yǔ)言的實(shí)際應(yīng)用，利用VHDL語(yǔ)言

8、設(shè)計(jì)出來(lái)的出租車(chē)計(jì)費(fèi)器系統(tǒng)將實(shí)現(xiàn)計(jì)程模塊、計(jì)時(shí)模塊以及動(dòng)態(tài)掃描模塊等設(shè)計(jì)方法與技巧。計(jì)程模塊將用計(jì)數(shù)器來(lái)完成，計(jì)數(shù)器對(duì)脈沖數(shù)計(jì)數(shù)，然后提供給程序數(shù)據(jù)。通過(guò)不同的信號(hào)，然后用比較器可以讓我們確定出租車(chē)是在車(chē)行計(jì)程還是車(chē)停計(jì)時(shí)。再將數(shù)據(jù)傳輸?shù)接?jì)費(fèi)模塊，通過(guò)多種條件判定，最后確定輸出值，然后相加確定最后的費(fèi)用，并顯示出來(lái)。第二章 出租車(chē)計(jì)費(fèi)器的設(shè)計(jì)2.1 技術(shù)要求（1）掌握較復(fù)雜邏輯的設(shè)計(jì)、調(diào)試。（2）進(jìn)一步掌握用Quartus II7.0。（3）掌握用Max+pulsII軟件的原理圖輸入的設(shè)計(jì)方法。2.2 功能要求 基本功能：（1）按行駛里程計(jì)費(fèi)，起步價(jià)為6.00元，并在車(chē)行3公里后按2.00元/

9、km計(jì)費(fèi)，當(dāng)計(jì)數(shù)器達(dá)到或超過(guò)20元時(shí)，每公里加收50%的車(chē)費(fèi)，即按3.00元/km計(jì)費(fèi)。（2）實(shí)現(xiàn)模擬功能：能模擬汽車(chē)啟動(dòng)、停止。（3）設(shè)計(jì)動(dòng)態(tài)掃描電路：將車(chē)費(fèi)、里程、等待時(shí)間動(dòng)態(tài)的顯示出來(lái)。（4）用VHDL語(yǔ)言設(shè)計(jì)符合上述功能要求的出租車(chē)計(jì)費(fèi)器，并用層次化設(shè)計(jì)方法設(shè)計(jì)該電路。（5）各計(jì)數(shù)器的計(jì)數(shù)狀態(tài)用功能仿真的方法驗(yàn)證，并通過(guò)有關(guān)波形確認(rèn)電路設(shè)計(jì)是否正確。第三章 方案設(shè)計(jì)及原理框圖3.1 總體框架設(shè)計(jì)系統(tǒng)流程介紹：分析系統(tǒng)設(shè)計(jì)要求不難得知，整個(gè)出租車(chē)計(jì)費(fèi)系統(tǒng)按功能主要分為速度模塊、計(jì)程模塊、計(jì)時(shí)模塊和計(jì)費(fèi)模塊，其系統(tǒng)結(jié)構(gòu)圖如圖3-1所示。圖3-1出租車(chē)計(jì)費(fèi)器系統(tǒng)結(jié)構(gòu)圖各模塊的功能：(1)速度

10、模塊：通過(guò)對(duì)速度信號(hào)sp的判斷，決定變量kinside的值。Kinside即是行進(jìn)100m所需要的時(shí)鐘周期數(shù)，然后每行進(jìn)100m，則產(chǎn)生一個(gè)脈沖clkout。(2)計(jì)程模塊：由于一個(gè)clkout信號(hào)代表行進(jìn)100m，故通過(guò)對(duì)clkout計(jì)數(shù)，可以獲得共行進(jìn)的距離kmcount。(3）計(jì)費(fèi)模塊：由兩個(gè)進(jìn)程組成，其中一個(gè)進(jìn)程根據(jù)條件對(duì)enable和price賦值：當(dāng)記錄的距離達(dá)到3公里后enable變?yōu)?，開(kāi)始進(jìn)行每公里收費(fèi)，當(dāng)總費(fèi)用大于20元后，則單價(jià)price由原來(lái)的2元每公里變成3元每公里；第二個(gè)進(jìn)程在每個(gè)時(shí)鐘周期判斷timeout和clkout的值。當(dāng)其為1時(shí)，則在總費(fèi)用上加上相應(yīng)的費(fèi)用費(fèi)

11、。 (4）譯碼模塊：實(shí)現(xiàn)將車(chē)費(fèi)計(jì)數(shù)模塊、等待狀態(tài)模塊和里程計(jì)數(shù)模塊輸出的BCD碼轉(zhuǎn)換成七段碼輸出。3.2出租車(chē)計(jì)費(fèi)器主要模塊設(shè)計(jì)從上述設(shè)計(jì)方案中我們可以大致得到出租車(chē)計(jì)費(fèi)器的系統(tǒng)框圖，如圖3-2所示。其中clk為輸入時(shí)鐘脈沖，時(shí)鐘上升沿有效；reset為復(fù)位信號(hào)，start為開(kāi)始計(jì)費(fèi)信號(hào)，stop為停止計(jì)費(fèi)信號(hào)，均高電平有效；SP2.0表示出租車(chē)狀態(tài)（停止或不同形式速度）；kmcnt和count信號(hào)則分別輸出出租車(chē)行駛的里程和花費(fèi)。 圖3-2 出租車(chē)計(jì)費(fèi)器系統(tǒng)框圖第四章 各單元模塊設(shè)計(jì)與仿真本系統(tǒng)采用層次化、模塊化的設(shè)計(jì)方法，設(shè)計(jì)順序?yàn)樽韵孪蛏?。首先?shí)現(xiàn)系統(tǒng)框圖中的各子模塊，然后由頂層模塊調(diào)用

12、各子模塊來(lái)完成整個(gè)系統(tǒng)。4.1 速度模塊速度模塊首先根據(jù)start信號(hào)判斷是否開(kāi)始計(jì)費(fèi)，然后根據(jù)輸入的速度檔位sp2.0的判斷，確定行駛100m所需要的時(shí)鐘數(shù)，每前進(jìn)100m，輸出一個(gè)clkout信號(hào)。同時(shí)由cnt對(duì)clk進(jìn)行計(jì)數(shù)，當(dāng)cnt等于kinside時(shí)，把clkout信號(hào)置1，cnt清0。其模塊框圖如圖3-3。圖4-1 速度模塊框圖4.1.1 速度模塊VHDL程序library ieee; use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity speed isport( clk :in std_logic;

13、reset:in std_logic;start:in std_logic;stop :in std_logic;sp :in std_logic_vector(2 downto 0);clkout:out std_logic);end speed;architecture rtl of speed isbeginprocess(clk,reset,start,stop,sp) type state_type is(s0,s1); variable s_state:state_type; variable cnt:integer range 0 to 28;variable kinside:i

14、nteger range 0 to 30;begincase sp is when000=kinside:=0; when001=kinside:=28; when010=kinside:=24; when011=kinside:=20;when100=kinside:=16;when101=kinside:=12;when110=kinside:=8;when111=kinside:=4;end case;if reset=1thens_state:=s0;elsif clkevent and clk=1thencase s_state iswhen s0=cnt:=0;clkoutclko

15、ut=0;if stop=1thens_state:=s0;elsif sp=000thens_state:=s1;elsif cnt=kinside thencnt:=0;clkout=1;s_state:=s1;elsecnt:=cnt+1;s_state:=s1;end if;end case;end if;end process;end rtl;4.1.2 速度模塊仿真結(jié)果速度模塊的仿真波形圖如圖4-2所示。該模塊根據(jù)出租車(chē)所處的運(yùn)行狀態(tài)和不同的形式速度，對(duì)相應(yīng)數(shù)目的時(shí)鐘周期進(jìn)行計(jì)數(shù)，車(chē)每行駛100m時(shí)輸出信號(hào)clkout輸出高電平。圖4-2 速度模塊仿真圖4.2 計(jì)程模塊此模塊主要用

16、于記錄行進(jìn)的距離，其模塊框圖如圖3-4所示。通過(guò)對(duì)clkout信號(hào)的計(jì)數(shù)，可以計(jì)算行駛的距離kmcount。一個(gè)clkout脈沖相當(dāng)于行進(jìn)100m所以只要記錄clkout的脈沖數(shù)目即可確定共行進(jìn)的距離。Kmcount1為十分位，kmcount2為個(gè)位，kmcount3為十位，分別為十進(jìn)制數(shù)。圖4-3計(jì)程模塊框圖4.2.1 計(jì)程模塊VHDL程序library ieee; use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity kilometers isport(clkout,reset:in std_logic;kmc

17、nt1:out std_logic_vector(3 downto 0);kmcnt2:out std_logic_vector(3 downto 0);kmcnt3:out std_logic_vector(3 downto 0);end kilometers;architecture rtl of kilometers isbeginprocess(clkout,reset)variablekm_reg:std_logic_vector(11 downto 0);beginif reset=1thenkm_reg:=0;elsif clkoutevent and clkout=1then

18、if km_reg(11 downto 8)=1001then km_reg(11 downto 8):=0000; elsif km_reg(7 downto 4)=1001 then km_reg(11 downto 8):=km_reg(11 downto 8)+0001;km_reg(7 downto 4):=0000; elsif km_reg(3 downto 0)=1001 then km_reg(3 downto 0):=0000; km_reg(7 downto 4):=km_reg(7 downto 4)+0001; else km_reg(3 downto 0):=km_

19、reg(3 downto 0)+0001; end if;end if;kmcnt1=km_reg(3 downto 0);kmcnt2=km_reg(7 downto 4);kmcnt3=0thenprice=0011;elseprice=0001 and kmcnt3=0010 thenenable=1;elseenable=0;end if;end process;kmmoney2:process(reset,clkout,clk,enable,price,kmcnt2)variable reg2:std_logic_vector(11 downto 0);variable clkout

20、_cnt:integer range 0 to 10;beginifreset=1thencash1001thenreg2(7 downto 0):=reg2(7 downto 0)+;if reg2(7 downto 4)1001thencash=reg2+0;elsecash=reg2;end if;elsecashthenreg2(7 downto 0):=reg2(7 downto 0)+price;if reg2(7 downto 4)1001thencash=reg2+0;elsecash=reg2;end if;elsecash=reg2+price;end if;elseclk

21、out_cnt:=clkout_cnt+1;end if;end if; end if;end process;count1=cash(3 downto 0);count2=cash(7 downto 4);count3=cash(11 downto 8);end rtl;4.3.2 計(jì)費(fèi)模塊仿真結(jié)果計(jì)費(fèi)模塊的仿真波形圖如圖4-6所示。當(dāng)reset信號(hào)有效時(shí)，系統(tǒng)復(fù)位清零；否則，當(dāng)計(jì)時(shí)計(jì)費(fèi)信號(hào)timecount和計(jì)程計(jì)費(fèi)信號(hào)clkout為高電平時(shí)，按照一定計(jì)費(fèi)規(guī)則進(jìn)行計(jì)費(fèi)。圖4-6 計(jì)費(fèi)模塊仿真功能圖4.4 數(shù)碼管顯示模塊圖4-7 數(shù)碼管顯示模塊圖4.4.1 顯示模塊VHDL程序LIBRARY

22、 IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY DISPLAY IS PORT( DOUT1:IN STD_LOGIC_VECTOR(3 DOWNTO 0); DOUT2:IN STD_LOGIC_VECTOR(3 DOWNTO 0); DOUT3:IN STD_LOGIC_VECTOR(3 DOWNTO 0); DOUT11:IN STD_LOGIC_VECTOR(3 DOWNTO 0); DOUT22:IN STD_LOGIC_VECTOR(3 DOWNTO 0); DOUT33:IN STD

23、_LOGIC_VECTOR(3 DOWNTO 0); CLKMS:IN STD_LOGIC; DUANMA:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); WEIMA:OUT STD_LOGIC_VECTOR(5 DOWNTO 0); END DISPLAY;ARCHITECTURE RT1 OF DISPLAY ISSIGNAL count:INTEGER:=0; BEGIN COM1:PROCESS(CLKMS) BEGIN IF CLKMSEVENT AND CLKMS=1 THEN IF count=5 then count=0; ELSE count=count+

24、1; END IF; END IF; END PROCESS;COM2:PROCESS(count,DOUT1,DOUT2,DOUT3,DOUT11,DOUT22,DOUT33) BEGIN IF count=0 then WEIMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMANULL; END CASE; ELSIF count=1 then WEIMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMANULL; END CASE; ELSIF c

25、ount=2 then WEIMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMANULL; END CASE; ELSIF count=3 then WEIMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMANULL; END CASE; ELSIF count=4 then WEIMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMANULL; END CASE; ELSE WE

26、IMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMADUANMANULL; END CASE; END IF; END PROCESS; END RT1; 4.4.2 顯示模塊仿真結(jié)果圖4-8 數(shù)碼管顯示模塊仿真圖綜上所述，本設(shè)計(jì)的出租車(chē)計(jì)費(fèi)器完全符合系統(tǒng)設(shè)計(jì)的要求，實(shí)現(xiàn)了出租車(chē)計(jì)費(fèi)器所需的各項(xiàng)基本功能。第五章 硬件調(diào)試5.1 設(shè)計(jì)測(cè)試?yán)肣uartus9.0對(duì)所設(shè)計(jì)出租車(chē)計(jì)費(fèi)器的VHDL代碼進(jìn)行了仿真，并在Cyclone型可編程數(shù)字實(shí)現(xiàn)系統(tǒng)上實(shí)現(xiàn)了該控制。該數(shù)字實(shí)現(xiàn)系統(tǒng)分成兩部分，一是FPGA的下載板，它主要包括所使用的芯片、RS-232接頭、接腳轉(zhuǎn)換插槽等；另一部分是I/O實(shí)驗(yàn)板，它主要包括顯示、脈沖輸出等。