IP101單端口快速以太網(wǎng)收發(fā)器(中文版)

1、10/100M單端口快速以太網(wǎng)收發(fā)器特性10100Mbps的TX全雙工或半雙工支持自動的MDI/MDIX（介質相關交叉）功能完全符合IEEE 802.3/802.3u支持IEEE 802.3u自動協(xié)商支持MII / RMII / SNI接口IEEE 802.3全雙工控制規(guī)范支持自動省電模式支持基線漂移（BLW）補償支持中斷功能支持中繼模式內置2.5V的調節(jié)器提供3.3V電源基于DSP的PHY收發(fā)器技術使用25MHz的晶體振蕩器或50MHz振蕩的ref_clk信號作為時鐘源靈活的LED顯示速度、雙工、鏈接、活動和碰撞狀態(tài)通過 MDC和MDIO與其他MAC通信時支持流量控制0.25u CMOS技術

2、，48引腳LQFP封裝支持無鉛封裝（請參閱訂單信息）一般說明IP101A LF是一個IEEE 802.3/802.3u兼容的單端口10/100Mbps快速以太網(wǎng)收發(fā)器。它支持自動的MDI/MDIX功能以簡化網(wǎng)絡安裝和減少系統(tǒng)維護成本。為了提高系統(tǒng)的性能，IP101A提供了一個硬件中斷引腳指示鏈接、速度和雙工狀態(tài)的變化。IP101A還提供媒體獨立接口（MII）/串行網(wǎng)絡接口（SNI）或簡化媒體獨立接口（RMII）連接不同類型的10/100Mbps的媒體訪問控制器（MAC）。IP101A LF設計使用5類非屏蔽雙絞線電纜連接到其它局域網(wǎng)設備。IP101A LF收發(fā)器是用先進的CMOS技術制造的，該

3、芯片只需要3.3V的電源并在自動節(jié)能模式消耗非常低的功率。IP101A LF可以實現(xiàn)網(wǎng)絡用雙絞線RJ-45接口適配器連接。它也可以很容易地實現(xiàn)集線器、交換機、路由器、接入點。目錄：特性總則目錄修訂歷史接收和發(fā)送數(shù)據(jù)的路徑框圖引腳定義1引腳描述2寄存器描述3功能描述4串行管理界面5晶體規(guī)格6布局準則7電氣特性7.1直流特性7.1.1絕對最大額定值7.1.2功率消耗7.1.3操作條件7.1.4電源電壓7.2交流特性7.2.1 MII定時時序7.2.2 RMII定時時序7.2.3 SMI定時時序8訂單信息9封裝和機械規(guī)范修訂歷史修訂#改變描述IP101A LF-DS-R01初始版本。IP101A L

4、F-DS-R02添加晶體規(guī)范和MII交流定時。IP101A LF-DS-R03修改？頁7.1.2功耗。IP101A LF-DS-R04修改？頁寄存器5.11。IP101A LF-DS-R05添加無鉛封裝信息。IP101A LF-DS-R06修改通用描述和修改應用程序圖。IP101A LF-DS-R07修改15頁的MII reg3內容。IP101A LF-DS-R08刪除線路圖。IP101A LF-DS-R09修改第5頁的引腳定義。IP101A LF-DS-R10刪除“序言”和修改Page30的X1輸入電壓IP101A LF-DS-R11修改第7頁的“RXER“引腳描述。IP101A LF-DS

5、-R12在第？頁和？頁添加SMI時序圖。接收和發(fā)送數(shù)據(jù)的路徑框圖圖1：IP101A LF的流程圖引腳配置圖2：IP101A LF引腳分配1、引腳描述類型描述類型描述LI上電或復位的鎖存輸入PD內部下拉I/O雙向輸入輸出PU內部上拉I輸入P電源O輸出OD開漏引腳號標識類型描述媒體獨立接口（MII）和物理層（PCS）-管理接口引腳25MDCI管理數(shù)據(jù)接口時鐘：此引腳提供了一種時鐘參考MDIO。時鐘頻率可達10MHz。26MDIOI/O管理數(shù)據(jù)接口的輸入/輸出：這些引腳的功能是在物理層（PHY）和媒體訪問控制器(MAC)之間傳輸管理信息。媒體獨立接口（MII）和物理層（PCS）-媒體獨立接口（MII

6、）引腳2TX_ENI(PD)發(fā)送使能(允許)：此引腳高電平輸入有效。在電平高狀態(tài)，它表明，在TxD 3:0展現(xiàn)的數(shù)據(jù)是有效的。7TX_CLKO發(fā)送時鐘：當芯片工作在MII模式時，此引腳提供了一個25MHz(100BT)和2.5Mbps(10BT)的連續(xù)時鐘作為TXD 3:0和TX_EN的定時參考。3, 4, 5, 6TXD3:0I數(shù)據(jù)傳輸：當TX_EN設置為高電平時，在TX_CLK 的同步下，MAC通過這4條線與PHY傳輸數(shù)據(jù)。22RX_DVO接收數(shù)據(jù)有效：在高電平狀態(tài)表示數(shù)據(jù)流呈現(xiàn)在RXD 0:3線，而低電平意味著沒有數(shù)據(jù)交換發(fā)生。16RX_CLKO接收時鐘：該引腳提供了25MHz (100

7、BT)或2.5MHz(10BT)時鐘，而RX_DV引腳使用這個引腳在信息產業(yè)部的借鑒。18, 19,20, 21RXD3:0O接收數(shù)據(jù)：這4個數(shù)據(jù)線是PHY是傳輸路徑，在RX_CLK的同步下將數(shù)據(jù)發(fā)送到Mac。24RX_ERO(PD)接收錯誤：當解碼接收的數(shù)據(jù)中有錯誤發(fā)生，此引腳輸出高電平時。（注意：這個引腳已經在內部拉低。外部還需要5.1K下拉電阻是為了避免噪音干擾。）1COL/RMIIO/LI(PD)碰撞檢測：當此引腳輸出高電平信號表示檢測到碰撞。RMII模式：在上電復位期間，該引腳的狀態(tài)被鎖存，并根據(jù)MII/SNIB（pin44）確定MAC接口RMII MII /SNIB1 RMII接口

8、0 1 MII接口0 0 SNI接口（注意：這個引腳在芯片內部拉低）23CRS/LEDMODO(PD)載波偵聽：當該管腳輸出高電平指示在發(fā)送或接收中，低電平指示線路空閑狀態(tài)。LEDMOD：在上電復位期間，該引腳的狀態(tài)被鎖存以確定哪個LED模式可操作，請參閱LED引腳說明。（注意：這個引腳內部拉低）引腳號標識類型描述RMII (Reduced MII簡化MII)7REF_CLKI參考時鐘輸入：此引腳是一個輸入引腳，在RMII模式作為50MHz參考時鐘（REF_CLK）。16C50M_OO參考時鐘輸出：此引腳在RMII模式可配置為50MHz時鐘輸出。擁有25MHz晶體振蕩器時，IP101A LF能

9、在RMII模式下產生50MHz輸出。2TX_ENI(PD)發(fā)送使能：指示Mac進行發(fā)送操作5,6TXD1:0I兩位數(shù)據(jù)傳輸24RX_ERI/O接收錯誤22CRS_DVO載波偵聽和接收數(shù)據(jù)有效20, 21RXD1:0O兩位數(shù)據(jù)接收SNI (Serial Network Interface串行網(wǎng)絡接口): 僅用于10Mbps2TX_ENI(PD)發(fā)送使能：指示Mac進行發(fā)送操作7TX_CLKO發(fā)送時鐘：10MHz，物理層（PHY）產生的時鐘6TXD0I傳輸串行數(shù)據(jù)16RX_CLKO接收時鐘：10MHz，從接收數(shù)據(jù)中恢復的時鐘1COLO碰撞檢測23CRSO載波偵聽電纜傳輸接口3433MDI_TPMD

10、I_TNI/OI/O發(fā)射輸出對：差分對共享100Base-TX和10Base-T模式。當配置為100Base-TX，輸出是MLT-3的編碼波形。當配置為10Base-T，輸出曼徹斯特碼。3130MDI_RPMDI_RNI/OI/O接收輸入對：差分對共享100Base-TX和10Base-T模式。引腳號標識類型描述集成電路的配置選項43ISOLI(PD)加載高電平到該引腳將使IP101A LF與其他Mac隔離。這還將隔離MDC/MDIO管理接口。當此引腳被激活時功耗最小。這引腳可以直接連接到GND或VCC。（內部有弱下拉即默認無效）40RPTRI(PD)高電平使能此引腳將令IP101A LF進入

11、中繼器模式。該引腳可以直接連接到GND或的VCC。（內部有弱下拉即默認無效）39SPDLI/O(PU)該引腳在上電或復位時鎖存輸入。設為高電平令IP101A LF進入100Mbps的操作。該引腳可以直接連接到GND或VCC。（內部弱上拉即默認使用100Mbps）38DPLXLI/O(PU)該引腳在上電或復位時鎖存輸入。設置高電平為全雙工。該引腳可以直接連接到GND或的VCC。（內部弱上拉以默認全雙工）37AN_ENALI/O(PU)該引腳在上電或復位時鎖存輸入。高電平啟用自動協(xié)商模式，低電平為強制模式。該引腳可以直接連接到GND或的VCC。（內部弱上拉默認啟用自動協(xié)商模式）41APSI(PU)

12、高電平令IP101A LF啟用APS模式。此引腳可直接連接到GND或VCC。請參閱電源掉電模式描述以獲得更多的信息。（內部弱上拉即默認啟用APS模式）44MII_SNIBLI/O(PU)該引腳在上電或復位時鎖存輸入。高電平令IP101A LF進入MII操作模式。低電平為SNI模式。該引腳可以直接連接到GND或VCC。（內部弱上拉以默認設置MII模式）引腳號標識類型描述LED和PHY（物理層）地址配置這五個引腳在復位期間鎖存到IP101A LF以配置用于MII管理寄存器接口的PHY地址4:0。在初始復位后的正常操作中，他們作為狀態(tài)指示LED的驅動引腳。驅動極性，低電平或高電平有效，由復位期間每個

13、鎖存的物理地址4:0 狀態(tài)決定。如果鎖存狀態(tài)是高則低電平有效，如果鎖存狀態(tài)是低則高電平有效。此外，IP101A LF提供2個LED操作模式。如果是通過拉高CRS選擇LED模式2，則只需4個發(fā)光二極管作為狀態(tài)指示。默認的是LED模式1。LED模式1LED模式2LED0LINKLINK /ACT(blinking)LED1FULL DUPLEXFULL DUPLEX /COL(blinking)LED210BT /ACT(blinking)10BTLED3100BT /ACT(blinking)100BTLED4COL（碰撞）Reserved9PHYAD0/LED0LI/O物理地址 0 狀態(tài)：模式

14、1：連接時激活。模式2：連接時激活，發(fā)送或接收數(shù)據(jù)時閃爍。10PHYAD1/LED1LI/O物理地址 1 狀態(tài)：模式1：全雙工操作時激活。模式2：全雙工操作時激活，發(fā)生碰撞的時候閃爍。12PHYAD2/LED2LI/O物理地址 2 狀態(tài)：模式1：以10BASE-T模式連接時激活，當發(fā)收發(fā)數(shù)據(jù)時閃爍。模式2：以10BASE-T模式連接時激活。13PHYAD3/LED3LI/O物理地址 3 狀態(tài)：模式1：以100Base TX模式連接時激活，當發(fā)收發(fā)數(shù)據(jù)時閃爍。模式2：以100Base TX模式連接時激活。15PHYAD4/LED4LI/O物理地址 4 狀態(tài)：模式1：發(fā)生碰撞時激活。模式2：保留。

15、引腳號標識類型描述時鐘和其他-晶體震蕩輸入/輸出引腳47X2O25MHz的晶體輸出：連接到晶體提供響應輸出。當X1由一個外部25MHz振蕩器驅動的時候必須懸空。46X1I25MHz的晶體輸入：連接到晶體提供25MHz晶振輸入。如果使用了一個25MHz外部振蕩器，X1應連接到振蕩器的輸出。如果一個50MHz的時鐘應用于Pin7，X1應該連接到VSS或2.5V VDD。請參考時鐘源描述。時鐘和其他-其他引腳42RESET_NIRESET_N：提供一個低電平的信號將復位芯片。要執(zhí)行一個完整的復位功能，在25MHz的時鐘（X1）下，RESET_N 的低電平必須維持至少10個時鐘周期方能出現(xiàn)上升沿。芯片

16、要在RESET_N上升沿后延遲2.5ms才能操作。2.5ms延遲是為了保證系統(tǒng)的穩(wěn)定性。48INTRO(OD)中斷引腳：當MII寄存器17:設置為高，此引腳被用作一個中斷引腳（注意：這是一個開漏輸出，所以需要外部上拉電阻）27TEST_ONI (PD)測試使能：該引腳設置為高電平運行測試模式，而正常運行時該引腳不需要連接。（內部弱下拉默認禁用測試模式）28ISETI傳輸偏置電阻連接：此引腳應該通過一個6.2k（1%）電阻連接到GND定義以電流驅動傳輸?shù)腄AC。供電和接地32REGOUTP穩(wěn)壓電源輸出：這個穩(wěn)壓輸出供IP101A LF數(shù)字電路。36AVDD33P3.3V模擬電源輸入：這是一個3.

17、3V模擬電路的電源，應注意解耦。29,35AGNDP模擬地：這2個引腳應該連接到主板上的GND。8REGINP穩(wěn)壓電源輸入：這是一個從Pin32獲得的穩(wěn)壓電源輸入。無需外部調節(jié)器。14DVDD33P3.3V數(shù)字電源輸入： 供數(shù)字電路使用的3.3V電源。11,17,45DGNDP數(shù)字地：這3個引腳應該連接到主板上的GND。2、寄存器描述位名稱描述/使用默認值(H):3100Register 0 : MII 控制寄存器15Reset一旦設置，將使物理層（PHY）的狀態(tài)和控制寄存器恢復默認狀態(tài)。此位也會自動清除。1 =軟件復位0 =正常運行0, RW14Loop-back這一位允許發(fā)送的數(shù)據(jù)環(huán)回到接

18、收數(shù)據(jù)路徑，即，發(fā)送到接收端。在編程這一位后，IP101A LF至少需要512us完成連接。TX / RX數(shù)據(jù)包應該在512us后被激活。1 =啟用環(huán)回0 =正常運行0, RW13Speed Selection這一位設置傳輸速度。1 = 100Mbps0 = 10Mbps1, RW12Auto-NegotiationEnable這一點決定了自動協(xié)商功能。1 =啟用自動協(xié)商；位13和8將被忽略。0 =禁用自動協(xié)商；在這種情況下，位13和8將決定連接速度和數(shù)據(jù)傳輸模式。自動MDIX功能應禁用（reg16.11 = 1）。請參閱7節(jié)自動MDIX功能細節(jié)描述。1, RW (TP)11Power Dow

19、n這一位置位，將關閉PHY芯片供電和內部晶體振蕩器電路。MDC與MDIO仍然活動以維持MAC的訪問。1 =掉電0 =正常運行0, RW10Isolate1 =電隔離MII硬件但不隔離MDC和MDIO0 =正常運行0,RW9Restart Auto-Negotiation這一位可以重啟自動協(xié)商功能。1 =重啟自動協(xié)商0 =正常運行0, RW8Duplex Mode在禁用自動協(xié)商時該位設置雙工模式（位12 = 0）1 =全雙工 0 =半雙工完成自動協(xié)商后，這一位也將反映協(xié)商的雙工狀態(tài)。（1：全雙工，0：半雙工）1, RW7Collision Test1 =啟用Col信號測試0 =禁用Col信號測試

20、0,RW6:0Reserved0, RO位名稱描述/使用默認值(H):7849Register 1 : MII狀態(tài)寄存器15100Base-T41 =啟用100Base-T4支持0 =抑制100Base-T4支持0, RO14100Base-TXFull Duplex1 =啟用100Base TX全雙工支持0 =抑制100Base TX全雙工支持1, RO13100Base-TXHalf Duplex1 =啟用100Base TX半雙工的支持0 =抑制100Base TX半雙工的支持1, RO1210Base-T Full Duplex1 =啟用10Base-T全雙工支持0 =抑制10Base

21、-T全雙工支持1, RO1110_Base-T Half Duplex1 =啟用10Base-T半雙工支持0 =抑制10Base-T半雙工支持1, RO10:7Reserved0, RO6MF PreambleSuppression該IP101A LF將接受報頭抑制管理框架。該IP101A LF接受管理框架沒有報頭。復位后第一個SMI讀/寫事務至少需要32比特的前導報頭。按IEEE802.3u規(guī)格任何兩個管理事務之間必須要一個空閑比特。1, RO5Auto-NegotiationComplete1 =自動協(xié)商過程完成0 =自動協(xié)商過程未完0, RO4Remote Fault1 =檢測到遠程故障

22、（讀取時自動清除）0 =沒有遠程故障檢測0, RO/LH3Auto-Negotiation1 =鏈路沒有經歷過失敗的狀態(tài)0 =鏈路已經經歷了失敗狀態(tài)1, RO2Link Status1 =已建立有效鏈路0 =未建立有效鏈路0, RO/LL1Jabber Detect1 = 檢測到Jabber狀態(tài)0 =未檢測到Jabber狀態(tài)0, RO/LH0ExtendedCapability1 =擴展寄存器的容量（性能）0 =基本寄存器的容量（性能）1, RO位名稱描述/使用默認值(H): 0243Register 2 : PHY標識寄存器115:0PHYID1IP101A LF的物理標識符ID供軟件識別0

23、X0243, RORegister 3 : PHY標識寄存器215:0PHYID2IP101A LF的物理標識符ID供軟件識別0X0C54, RO注意：Register 2和register 3標識寄存器一起構成供應商模型、模型版本號和組織唯一標識符（OUI）信息。32位全部分配在這2個寄存器中，并且在需要時所有位都可以返回零。寄存器2包含OUI重要標志的最高和最低位，供應商的模型，模型版本號分配在寄存器3。位名稱描述/使用默認值(H):0001Register 4 : 自動協(xié)商通告寄存器15NP下一頁情況位。0 =傳輸?shù)闹饕阅軘?shù)據(jù)頁1 =傳輸協(xié)議特定的數(shù)據(jù)頁0, RO14Reserved0

24、, RO13RF1 =通告遠程故障檢測能力0 =不通告遠程故障檢測能力0, RW12Reserved0, RO11Asymmetric.Pause1 =本地節(jié)點支持非對稱流動控制0 =本地節(jié)點不支持非對稱流動控制0, RW10Pause1 =本地節(jié)點支持流量控制0 =本地節(jié)點不支持流量控制0, RW9T41 = 本地節(jié)點支持100Base-T40 = 本地節(jié)點不支持100Base-T40, RO8TX Full Duplex1 = 本地節(jié)點支持100Base-TX全雙工0 = 本地節(jié)點不支持100Base-TX全雙工1, RW7TX1 = 本地節(jié)點支持100Base TX0 = 本地節(jié)點不支持

25、100Base TX1, RW610 Full Duplex1 = 本地節(jié)點支持10Base-T全雙工0 = 本地節(jié)點不支持10Base-T全雙工1, RW5101 = 本地節(jié)點支持10Base T0 = 本地節(jié)點不支持10Base T1, RW4:0Selector二進制編碼選擇器支持這個節(jié)點。目前只有CSMA/CD 指定。沒有其他協(xié)議的支持。RO位名稱描述/使用默認值(H):0000Register 5 : 自動協(xié)商鏈路伙伴能力寄存器(ANLPAR)15Next Page下一頁情況位。0 = 傳輸?shù)闹饕阅軘?shù)據(jù)頁1 = 傳輸協(xié)議特定的數(shù)據(jù)頁0, RO14Acknowledge1 = 鏈路伙

26、伴告知已收到本地節(jié)點的接收性能數(shù)據(jù)字0 = 無確認0, RO13Remote Fault1 = 鏈路伙伴表明有遠程故障0 = 鏈路伙伴未表明有遠程故障0, RO12Reserved0, RO11Asymmetric.Pause1 = 鏈路伙伴支持非對稱流動控制0 = 鏈路伙伴不支持非對稱流動控制0, RO10Pause1 = 鏈路伙伴支持流量控制0 = 鏈路伙伴不支持流量控制0, RO9T41 = 鏈路伙伴支持100Base-T40 = 鏈路伙伴不支持100Base-T40, RO8TXFD1 = 鏈路伙伴支持100Base-TX全雙工0 = 鏈路伙伴不支持100Base-TX全雙工0, RO

27、7100Base-TX1 = 鏈路伙伴支持100Base TX0 = 鏈路伙伴不支持100Base TX0, RO610FD1 = 鏈路伙伴支持10Base-T全雙工0 = 鏈路伙伴不支持10Base-T全雙工0, RO510Base-T1 = 鏈路伙伴支持10Base T0 = 鏈路伙伴不支持10Base T0, RO4:0Selector鏈路伙伴二進制編碼選擇器目前只有CSMA/CD 指定。RO位名稱描述/使用默認值(H):0000Register 6 : 自動協(xié)商擴展寄存器15:0Reserved該位始終設置為0。0, RO4MLF此狀態(tài)指示是否發(fā)生了多個鏈路故障。1 =故障 0 =無故

28、障0, RO3LP_NP_ABLE此狀態(tài)指示鏈接伙伴是否支持下一頁的協(xié)商。1 =支持 0 =不支持0, RO2NP_ABLE該位表明設備是否能夠發(fā)送額外的下一頁。0, RO1PAGE_RX如果一個新的鏈接代碼字的頁面已收到則該位置位。它在管理員讀取自動協(xié)商鏈接伙伴能力寄存器（寄存器5）后自動清除。0, RO0LP_NW_ABLE1 =鏈路伙伴支持自動協(xié)商。0, RORegister 16 : PHY 特殊控制寄存器15Debug Mode0 = IP101A LF工作在正常模式1 = IP101A LF工作在調試模式（注：功能位16:4:0受制于本位的設置）0, R/W14:12Reserve

29、d0, RO11Auto MDIX Off置位可禁用MDI和MDI-X的自動開關。如果在上電期間通過設置Pin37=0而禁用AN，此位將被自動設置為1。設置Reg0.12=1將重啟AN，在這種情況下，如果用戶需要自動介質相關交叉功能，該位應設置為0。有關詳細信息，請參閱7節(jié)自動介質相關交叉功能描述。0, R/W10Heart BeatEnable在10Base-T模式下使能心跳機制0, R/W9Jabber Enable在10Base-T模式開啟控時操作0, R/W8Far-End FaultEnable/Disable在100Base-TX模式啟用或禁用遠端故障的功能1 = Enable 0

30、 = Disable0, R/W7Analog PowerSaving Disable置位將在自動協(xié)商過程中禁用省電功能0, R/W6Reserved0, RO5Bypass DSPreset置位將在PCS子層忽視復位DSP機制0, R/W4:3Reserved0, RO2Repeater Mode置位將置IP101A LF為中繼模式0, R/W1APS Mode置位將啟用自動省電模式0, R/W0Analog Off置位將關閉模擬收發(fā)器0, R/W位名稱描述/使用默認值(H):0000Register 17 : PHY中斷控制/狀態(tài)寄存器15INTR pin used置位將使pin48作為一

31、個中斷引腳。復位pin48將高阻抗。0, R/W14:12Reserved0, RO11All Mask置位將令所有事件的變化無法引起中斷1, R/W10Speed Mask置位將令速度模式的變化無法引起中斷1, R/W9Duplex Mask置位將令雙工模式的變化無法引起中斷1, R/W8Link Mask置位將令鏈路狀態(tài)的變化無法引起中斷1, R/W7Arbiter StateEnable復位將令自動協(xié)商器狀態(tài)機的變化無法引起中斷0, R/W6Arbiter StateChange自動協(xié)商仲裁變化中斷標志0, RC5:3Reserved0, RO2Link StatusChange鏈接狀態(tài)

32、改變中斷標志0, RC1Speed Change速度變化中斷標志0, RC0Duplex Change雙工模式變化中斷標志0, RC 功能描述IP101A LF10/100Mbps以太網(wǎng)收發(fā)器單芯片集成了100 Base-TX 和 10 Base-T模塊。IP101A LF充當物理信號之間的接口和媒體訪問控制器(MAC)。IP101A LF有幾個主要功能:1。物理層(物理編碼子層)：這個功能模塊包含傳輸、接收和載波監(jiān)聽功能電路。2。管理接口：媒體獨立接口(MII)或精簡管理界面(RMII)寄存器包含與其他MAC的通信信息。3。自動協(xié)商：確定2個物理收發(fā)器之間的通信條件。IP101A LF廣播自

33、己的能力，也從對方檢測相應的運作模式，最終雙方將達成最優(yōu)化傳輸模式。IP101A LF的主要功能包括:1。流量控制能力2。LED配置訪問3。支持全雙工和半雙工操作模式4。APS(Auto Power Saving自動節(jié)能)模式5?；€漂移(BLWBase Line Wander)補償6。自動MDI/MDIX功能7。中斷功能8。中繼器模式9。靈活的時鐘源主要功能塊描述功能塊圖是指圖1:1。4B/5B編碼器：100 Base-X傳輸需要將4比特半字節(jié)數(shù)據(jù)轉換成5比特寬代碼字格式。傳輸?shù)臄?shù)據(jù)在4B/5B塊起始位置由J / K代碼封裝并在結束位置用T / R代碼封裝。如果在一個傳輸過程中發(fā)生傳輸錯誤,

34、H錯誤代碼將被發(fā)送。在兩個包之間發(fā)送空閑碼。2。4B/5B解碼器：解碼器從收到的代碼組執(zhí)行4B/5B解碼。5位(5B)數(shù)據(jù)解碼成四位半字節(jié)數(shù)據(jù)。然后解碼出的4位(4B)數(shù)據(jù)通過MII轉發(fā)到中繼器、交換機或MAC設備。SSD隨后轉化成4B的5個半字節(jié)數(shù)據(jù)，ESD和空閑碼都換成了4B的0個半字節(jié)數(shù)據(jù)。解碼數(shù)據(jù)驅動相應的MII端口或共享MII端口。接收一個無效的代碼組將導致PHY維護MII的RXER信號。3。擾頻器/解擾器：重復的模式存在于4B/5B編碼數(shù)據(jù)，會導致較大的射頻頻譜峰值并使系統(tǒng)持續(xù)從監(jiān)管機構核準。而加擾傳送的信號的輻射信號峰值顯著下降。擾頻器增加了一個隨機發(fā)生器數(shù)據(jù)信號輸出。由此產生的

35、信號是極少重復的數(shù)據(jù)模式。被擾亂的數(shù)據(jù)流在接收機通過添加另一個隨機發(fā)生器到輸出端實現(xiàn)解擾。接收者的隨機發(fā)生器具有與發(fā)射機的隨機發(fā)生器相同的函數(shù)。擾頻器操作是由100Base-TX和TP_FDDI標準決定的。4。NRZI/MLT-3 (曼徹斯特)編碼器和譯碼器：100Base-TX傳輸需要將數(shù)據(jù)編碼成不歸零制（NRZ）格式并再轉化成MLT-3信號，在10 Base-T中將在NRZ編碼后轉換成曼徹斯特編碼。這有助于消除雙絞線電纜產生的高頻噪聲。在接收端，編碼是從MLT-3 (曼徹斯特)信號逆轉回不歸零法格式。5。時鐘恢復：接收器電路通過再生嵌入在串行流中的時鐘信息從輸入流恢復數(shù)據(jù)。時鐘恢復模塊從接

36、收到的傳輸信號中提取RXCLK。6。DSP引擎：這一模塊包括自適應均衡器和基線漂移校正功能。傳輸?shù)拿枋?0Mbps發(fā)送流路徑：TXD并行到串行NRZI /曼徹斯特編碼器D/A和線路驅動器TXOMAC通過將4位半字節(jié)數(shù)據(jù)傳遞到PHY后，數(shù)據(jù)連續(xù)進行并行到串行轉換。該轉換器輸出NRZI編碼數(shù)據(jù)，然后數(shù)據(jù)再在曼徹斯特編碼器中被映射成曼徹斯特編碼。發(fā)送到物理介質之前，曼徹斯特編碼數(shù)據(jù)通過D/A轉換器整形以符合物理介質。10Mbps接收：RXI靜噪時鐘恢復曼徹斯特/NRZ碼解碼器串行到并行RXD靜噪塊通過交流調速和直流幅值測量確定有效的數(shù)據(jù)。當介質中存在有效的數(shù)據(jù)，則靜噪塊將生成一個信號，表明已收到的數(shù)

37、據(jù)。接收的數(shù)據(jù)是曼徹斯特編碼的，并在曼徹斯特到NRZ碼解碼器進行解碼。然后數(shù)據(jù)被映射成4位半字節(jié)并發(fā)送到MAC接口。100Mbps的發(fā)射：TXD4B/5B編碼器擾碼MUX并行到串行NRZI/MLT-3編碼器D/A和線路驅動TXO10Mbps和100Mbps傳輸?shù)闹饕獏^(qū)別是，100Mbps傳輸需要從4位寬半字節(jié)轉為5位寬數(shù)據(jù)編碼，之后數(shù)據(jù)通過4B/5B加擾器調制以減少輻射能量的產生。然后，數(shù)據(jù)被轉換成NRZI形式再從NRZI編碼形式轉換為MLT-3的形式。MLT-3數(shù)據(jù)再送入D/A轉換器處理成適合物理介質信號進行傳輸。100Mbps的RX接收：RXIDSPMLT-3/NRZI解碼時鐘恢復串行到并

38、行解擾器4B/5B解碼器RXD接收到的數(shù)據(jù)先通過包括自適應均衡器和基線漂移校正機制的DSP引擎。自適應均衡器來補償在傳輸?shù)男盘枔p失，基線漂移修正均衡過程。如果一個有效數(shù)據(jù)被檢測到，數(shù)據(jù)即被解碼成NRZI編碼數(shù)據(jù)形式的擾碼數(shù)據(jù)后，再從串行塊轉換為并行的塊。擾碼數(shù)據(jù)經解擾并轉換為4位寬格式的數(shù)據(jù)，然后送往Mac。MII和管理控制接口媒體獨立接口（MII）在IEEE 802.3u標準22款定義。此接口的主要功能是提供物理層和MAC /中繼器之間的通信路徑。它可以工作在10Mbps或100Mbps環(huán)境，在10Mbps環(huán)境工作頻率為2.5MHz的時鐘數(shù)據(jù)速率，在100Mbps環(huán)境工作頻率為25MHz的時

39、鐘數(shù)據(jù)速率。MII由4位寬度的數(shù)據(jù)路徑完成收發(fā)。發(fā)送引腳由TXD 3:0、TX_EN和TXC組成，接收引腳由RXD 3:0、RXER、RX_DV 和RXC組成。管理控制引腳包括MDC和MDIO。MDC，管理數(shù)據(jù)時鐘，提供最大10MHz的管理數(shù)據(jù)時鐘供MDIO（管理數(shù)據(jù)輸入/輸出）參照。CRS（載波偵聽）用于信號的數(shù)據(jù)傳輸前發(fā)現(xiàn)沖突（COL）。COL將在數(shù)據(jù)傳輸過程中有碰撞發(fā)生時發(fā)出信號。發(fā)送一個數(shù)據(jù)包時，MAC將首先令TX_EN生效、將信息轉換成4位寬的數(shù)據(jù)，然后將數(shù)據(jù)送入IP101A LF。IP101A LF將按TX_CLK取樣數(shù)據(jù)直到TX_EN變低。接收一個數(shù)據(jù)包時，一旦數(shù)據(jù)通過RxD端3

40、:0總線進入當前介質，IP101A LF令RX_DV高電平生效。IP101A LF將按RX_CLK取樣數(shù)據(jù)直到介質回到空閑狀態(tài)。RMII接口簡化媒體獨立接口（RMII）是指提供更少的引腳完成數(shù)據(jù)傳輸。管理界面（MDC和MDIO），與IEEE 802.3中定義的MII相同。RMII支持10 / 100MB的數(shù)據(jù)速率，且時鐘源由IP101A LF內部或者外部的單一50MHz時鐘提供。這個時鐘作為發(fā)送、接收和控制的參照。RMII提供2位寬獨立的發(fā)送和接收數(shù)據(jù)路徑，即TXD1:0和RXD 1:0。CRS_DV在接收介質沒有閑置的時候有效，在接收介質空閑時無效。在任何傳輸發(fā)生前，CRS_DV要無效且當前

41、TXD1:0和RXD 1:0都要為 “00”值。當傳輸開始時，IP101A LF將發(fā)送“01”（TXD 1:0 = 01）用于表明SFD的前導碼，TX_EN也與第一個半字節(jié)數(shù)據(jù)同步生效。TX_EN要到最后數(shù)據(jù)傳輸結束才失效。在接收端，收到“01”意味著一個有效的數(shù)據(jù)是可用的。如果載波檢測失敗，RXD 1:0應保持“10”直到傳輸結束。在10Mbps的模式，每十個REF_CLK周期取樣一次RXD1:0和TXD1:0，因為REF_CLK的頻率比的10Mbps的數(shù)據(jù)速率快10倍。SNI接口當IP101A LF芯片工作在10BASE-T（無論是自動協(xié)商還是強制模式），還為老式MAC提供串行網(wǎng)絡接口（S

42、NI）。要建立這種操作方式，需要將MII/SNIB和COL / RMII引腳電位都拉低。除數(shù)據(jù)位寬和時鐘速率外，SNI接口的傳輸協(xié)議與MII接口幾乎相同。這個接口包括PHY的數(shù)字鎖相環(huán)（DPLL）產生的10Mbps傳輸和接收的時鐘、10Mbps的發(fā)送和接收串行數(shù)據(jù)、傳輸使能、碰撞檢測和載波偵聽信號。自動協(xié)商和相關信息IP101A LF支持IEEE 802.3u標準28條款。IP101A LF可以操作在10Mbps/100Mbps和半/全雙工傳輸模式。IP101A LF也支持流控制機制來防止網(wǎng)絡中的任何沖突。如果另一方不支持自動協(xié)商功能，IP101A LF將連接在半雙工模式并進入并行檢測。在自動

43、協(xié)商開始時，IP101A LF會通過發(fā)送FLP波形向另一端廣播自己的能力，也從另一端偵聽信號。IP101A LF根據(jù)接收到的信號為自己配置正確的連接速度。如果從另一端收到NLP請求信號，IP101A LF將進入10Mbps模式，如果是閑置脈沖（獨特的100Mbps模式）IP101A LF進入100Mbps模式。一旦與另一方完成了協(xié)商，IP101A LF將配置本身所需的連接方式，如10100Mbps或半/全雙工模式。如果在1200 1500ms沒有檢測鏈路脈沖，IP101A LF將進入鏈路故障狀態(tài)并重啟自動協(xié)商程序。自動協(xié)商的信息存儲在IP101A LF的MII寄存器。這些寄存器可以修改和監(jiān)視I

44、P101A LF的自動協(xié)商狀態(tài)。在寄存器0中的復位自動協(xié)商位可以隨時設置以重啟自動協(xié)商。IP101A LF芯片具有流量控制的能力。如果MAC支持流量控制條件，則可以通過設置寄存器4的位10（停頓）而啟用流量控制。引腳37（AN_ENA）、38（DLPX）、39（SPD）可以手動配置IP101A LF的傳輸能力。1。使能引腳37（高）將令IP101A LF使用自動協(xié)商模式，如果設置低電平到引腳37，它將令IP101A LF使用強制模式。2。38引腳將配置IP101A LF的雙工能力，高電平將IP101A設置為全雙工，低電平讓IP101A LF進入半雙工模式。3。39引腳確定連接速率。如果該引腳被

45、拉高，IP101A LF被設置在100Mbps，而低電平會使IP101A LF在10Mbps的速度連接。AN_ENA(Pin 37)DLPX(Pin38)SPD(Pin39)操作HLL自動協(xié)商，不支持100Mbps和全雙工模式操作能力HHL自動協(xié)商，不支持100Mbps模式操作能力HLH自動協(xié)商，不支持全雙工模式操作能力HHH自動協(xié)商，支持100Mbps和全雙工模式操作LLL禁止自動協(xié)商，不支持100Mbps和全雙工模式操作能力LHL禁止自動協(xié)商，不支持100Mbps模式操作能力LLH禁止自動協(xié)商，不支持全雙工模式操作能力LHH禁止自動協(xié)商，支持100Mbps和全雙工模式操作自動MDIX功能I

46、P101A LF將持續(xù)在MDI RX對探測輸入信號，如果檢測不到輸入信號，IP101A LF將自動交換TX和RX對試圖建立連接。IP101A LF在自動協(xié)商模式和強制模式下都支持這個功能。LED配置IP101A LF提供2個LED操作模式模式1(默認):LED功能LED0Link status：常亮表示鏈接已建立LED1Duplex operation：常亮表明工作在全雙工狀態(tài)LED210BT/ACT：常亮表明10 Mbps的連接已經建立，閃爍表明有收發(fā)。LED3100BT/ACT：常亮表明100 Mbps的連接已經建立，閃爍表明有收發(fā)。LED4Collision detect：常亮表明有沖突

47、（碰撞）發(fā)生模式2 (可以通過4.7 k電阻拉高CRS來指定):LED功能LED0Link/ACT：常亮表示鏈接已建立，閃爍表明有收發(fā)。LED1Duplex/COL：常亮表明工作在全雙工狀態(tài)，閃爍表明有沖突（碰撞）發(fā)生LED210BT：常亮表明10 Mbps的連接已經建立LED3100BT：常亮表明100 Mbps的連接已經建立LED4未用LED引腳還包括PHY的地址信息，默認PHY地址設置為00001b(01h)。PHY地址可以通過改變LED電路。修改方法如下：圖3：物理地址配置用左邊的圖將引腳連接到VDD33則該位PHY地址為1。用右邊的圖將引腳連接到GND則該位PHY地址為0。通過合理選

48、擇上圖電路圖即可編輯PHYAD0到 PHYAD4的PHY地址。靈活的時鐘源Pin1COL/RMIIPin44MII/SNIB功能11RMII，外部 50MHz 振蕩時鐘連接到7腳10RMII，25MHz晶體或振蕩器接X1、X2；50MHz時鐘輸出到Pin16。(請參閱下面我們建議的應用電路圖)。01MII，25MHz晶體或振蕩器接X1、X200SNI，25MHz晶體或振蕩器接X1、X2當選定pin1 = 1和pin44 = 0，在RMII模式的50MHz時鐘將由IP101A LF提供。我們建議應用電路如下：圖4 應用電路建議對于此配置，IP101A LF的RMII參考時鐘來自7腳。時鐘脈沖相位

49、差可以通過添加一個外部緩沖并讓各芯片輸入到緩沖輸出之間的線路等長來消除。省電模式IP101A LF有4種省電方法。這4種方法如下：寄存器0的11位掉電位：置位該位將關閉PHY芯片供電和內部晶體振蕩器電路。MDC與MDIO仍然活動（以維持MAC的訪問）。寄存器16的1位APS模式位：在連接斷開后置位該位將令PHY進入節(jié)電模式 (APS睡眠模式)，而MDC和MDIO保持活動。在APS的睡眠狀態(tài)IP101A LF將每64 ms發(fā)送一次NLP。寄存器16的位0模擬關閉位：置位該位會讓IP101A LF進入模擬關閉狀態(tài)。這將關閉所有模擬功能但內部25MHz操作時鐘、MDC和MDIO仍活動。ISOL 引腳

50、(43腳)：置高電平將從MAC隔離IP101A LF并禁用管理界面(MDC和MDIO)。此時電源使用最少。中繼器模式設置引腳40(RPTR)高或寄存器16的位2置1，都將令IP101A LF進入中繼器模式。如果IP101A LF用于中繼器，如果IC在接收數(shù)據(jù)包過程中，CRS將輸出高電平。如果IP101A LF用于網(wǎng)絡接口卡，CRS將在發(fā)送和接收數(shù)據(jù)包時均有效。雜項ISET(28腳)應該通過6.2k1%歐姆電阻接地來確保用正確的驅動電流來傳輸DAC。42腳置低（REST_N）至少10 ms將重置IP101A LF的所有功能。寄存器0的15位將令PHY進入默認狀態(tài)。中斷IP101A LF提供4種中斷功能：變速、雙工變化、鏈接變化和仲裁者狀態(tài)改變。中斷屏蔽可以通過Reg 17選擇，當相應事件發(fā)生時，一個低電平有效的中斷將會從Pin48送出。4 串行管理界面用戶可以通過串行管理接口MDC和MDIO訪問IP101A LF的MII寄存器。一個MDIO特定模式用于訪問一個MII寄存器。它的格式如下表所示。SMI空閑時MD