數(shù)字電子技術(shù)練習(xí)題

1、一、填空14位十六進(jìn)制數(shù)轉(zhuǎn)化為二進(jìn)制數(shù)有_16_位。2時(shí)序電路可分為(米里)mealy型和_（莫爾）moore_型。3邏輯代數(shù)三種基本運(yùn)算為 與邏輯 、或邏輯 、非邏輯 。4十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制整數(shù)的方法是基數(shù)連除取余法。5（39）10=(100111 )2 ;（87）10=(10000111 )8421bcd6門電路的扇出系數(shù)n指的是保證門電路輸出正確的邏輯電平和不出現(xiàn)過(guò)功耗的前提下，其輸出端允許鏈接的同類門輸入端數(shù) 。7七段數(shù)碼顯示器有兩種接法，稱共陽(yáng)極接法和 共陰極接法。它的七段是指七個(gè)發(fā)光段 。8 常用的組合邏輯電路有半加器與全加器 、編碼器與譯碼器、數(shù)據(jù)選擇器與多路分配器 和數(shù)據(jù)比

2、較器 。9基本rs觸發(fā)器的“0”和“1”態(tài)是以輸出（輸入，輸出）端的狀態(tài)定義的，其邏輯函數(shù)為q(n+1 次方)=sd-(非) +rd*q(n次方) ，rd-(非) * sd-（非）=0 。10常用的觸發(fā)方式，一般有電平觸發(fā)和邊沿 觸發(fā)。其中，邊沿 觸發(fā)器可以有效地避免空翻現(xiàn)象。 十進(jìn)制 d 八進(jìn)制o 十六進(jìn)制 h 二進(jìn)制b11二進(jìn)制(10100)2對(duì)應(yīng)的十進(jìn)制數(shù)為 （20）10 ，十六進(jìn)制數(shù)為 14 。 12二進(jìn)制(0.1101)2對(duì)應(yīng)的八進(jìn)制數(shù)為 0.64 ，十六進(jìn)制數(shù)為 0.d 。13八進(jìn)制(4.5)8對(duì)應(yīng)的十進(jìn)制數(shù)為 4.625 ，二進(jìn)制數(shù)為 100.101 。14十進(jìn)制數(shù)(15.25)

3、d對(duì)應(yīng)的八進(jìn)制數(shù)為 17.2 ，二進(jìn)制數(shù)為 1111.01 。15余3碼10010110.1100對(duì)應(yīng)的8421碼為 01100011.1001 ，十進(jìn)制數(shù)為 63.9 。16ttl三態(tài)電路的三種可能輸出狀態(tài)是 高電平 ， 低電平 ， 高阻狀態(tài) 。17組合邏輯電路當(dāng)前輸出只與當(dāng)前輸入 有 （有、無(wú)）關(guān)，而且與過(guò)去的輸入 無(wú) （有、無(wú)）關(guān)。1819. 為使f= a ，則b應(yīng)為何值（高電平或低電平）？ b: 高 b: 低 b: 低 20. 為使f=，則a應(yīng)為何值（高電平或低電平）？ a： 高 a： 低 a： 高 21.已知函數(shù)表達(dá)式為，則它的對(duì)偶式g= ，反演式= 。22在數(shù)字電路中，邏輯變量的值

4、只有 2 個(gè)。 23在邏輯函數(shù)的化簡(jiǎn)中，合并最小項(xiàng)的個(gè)數(shù)必須是 2的n次方 個(gè)。 24化簡(jiǎn)邏輯函數(shù)的方法，常用的有 卡諾圖法 和 代數(shù)法 。 25邏輯函數(shù)a、b的同或表達(dá)式為ab= (用與或式表示)。 264線10線譯碼器又叫做 10 進(jìn)制譯碼器，它有 4 個(gè)輸入端和 10 個(gè)輸出端, 6 個(gè)不用的狀態(tài)。 27t觸發(fā)器的特性方程qn+1= t（+）q的n次方 。 28組成計(jì)數(shù)器的各個(gè)觸發(fā)器的狀態(tài)，能在時(shí)鐘信號(hào)到達(dá)時(shí)同時(shí)翻轉(zhuǎn)，它屬于 同步時(shí)序 計(jì)數(shù)器。 29四位雙向移位寄存器74ls194a的功能表如表所示。由功能表可知，要實(shí)現(xiàn)保持功能， 應(yīng)使 r0=1,s1=0,s0=0 ，當(dāng) rd=1；s1

5、=1,s0=0時(shí) ，電路實(shí)現(xiàn) 左移 功能。74ls194a的功能表 rds1 s0工作狀態(tài)01111 0 0 0 1 1 0 1 1置 零 保 持右 移左 移并行輸入30若要構(gòu)成七進(jìn)制計(jì)數(shù)器，最少用 3 個(gè)觸發(fā)器，它有 1 個(gè)無(wú)效狀態(tài)。 31根據(jù)觸發(fā)器結(jié)構(gòu)的不同，邊沿型觸發(fā)器狀態(tài)的變化發(fā)生在cp 上升沿或下降沿 時(shí)，其它時(shí)刻觸發(fā)器保持原態(tài)不變。 32格雷碼的特點(diǎn)是相鄰兩個(gè)碼組之間有 1 位碼元不同。33要使jk觸發(fā)器置1，則應(yīng)使jk= 10 。 34若1101是2421bcd碼的一組代碼，則它對(duì)應(yīng)的十進(jìn)制數(shù)是 7 35在組合邏輯電路中，若其輸出函數(shù)表達(dá)式滿足f=a+/a或f= a*a（a非）

6、就可能出現(xiàn)冒險(xiǎn)現(xiàn)象。 4. 時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為 同步 時(shí)序電路和 異步 時(shí)序電路。5. 由n位移位寄存器組成環(huán)形計(jì)數(shù)器，其進(jìn)位模為 n ，若組成扭環(huán)形計(jì)數(shù)器，其進(jìn)位模為 2n 。9. 奇校驗(yàn)碼的任意一組碼組中，的個(gè)數(shù)總是 奇數(shù) 個(gè)。二、選擇1ab +a 在四變量卡諾圖中有(c)個(gè)小格是“1”。a. 13b. 12c. 8d. 52 16位輸入的二進(jìn)制編碼器，其輸出端有(c)位。a. 256b. 128c. 4d. 33下列一組數(shù)中， c 是等值的。 （a7）16 （10100110）2 （166）10 a 和 b. 和 c. 和 4在邏輯函數(shù)中的卡諾圖化簡(jiǎn)中，若被

7、合并的最小項(xiàng)數(shù)越多（畫的圈越大），則說(shuō)明化簡(jiǎn)后 c 。 a乘積項(xiàng)個(gè)數(shù)越少 b 實(shí)現(xiàn)該功能的門電路少 c該乘積項(xiàng)含因子少 以上都不對(duì)5在邏輯函數(shù)的卡諾圖化簡(jiǎn)中，合并相鄰項(xiàng)（畫圈）的方法必須畫成 b 形狀。 a三角形 b. 矩形 c. 任意 6 的最小項(xiàng)之和的形式是 c 。 a. b. c. 7在下列各種電路中，屬于組合電路的有 a 。 a編碼器 b. 觸發(fā)器 c. 寄存器 計(jì)數(shù)器874ls138是3線-8線譯碼器，譯碼輸出為低電平有效，若輸入a2a1a0=100時(shí)，輸出 =b。 .00010000， b. 11101111 c. 11110111 98線3線優(yōu)先編碼器74ls148的優(yōu)先權(quán)順序是

8、i7，i6，i1，i0 ，輸出 y2 y1 y0 ，輸入低電平有效，輸出為三位二進(jìn)制反碼輸出。當(dāng) i7i6，i1i0 為11100111時(shí)，輸出 y2 y1 y0為 a 。 a011 b.100 c. 110 10在以下各種電路中，屬于時(shí)序電路的有 c 。 a反相器 b. 編碼器 c. 寄存器 d.數(shù)據(jù)選擇器 11鐘控rs觸發(fā)器當(dāng)r=s=0時(shí)，qn+1= c 。 a0 b.1 c.qn d. q 12. 有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入端為 0，在4個(gè)移位脈沖cp作用下，四位數(shù)據(jù)的移位過(guò)程是a。a.1011-0110-1100-10000000 b.1011-0101-0

9.1011-1100-1000-00000110 d.1011-0001-0010-0101000013. 8位輸入的二進(jìn)制編碼器，其輸出端有位 d 。a. 256b. 128c. 4d. 314下列觸發(fā)器中沒(méi)有約束條件的是（ d ）。a. 基本rs觸發(fā)器 b. 主從rs觸發(fā)器c. 同步rs觸發(fā)器d. 邊沿d觸發(fā)器15邏輯函數(shù)的某最小項(xiàng)，下列（ d ）是其相鄰項(xiàng)。 a. b. c. d. 三、化簡(jiǎn)1.分別將下列各邏輯式化簡(jiǎn)為最簡(jiǎn)“與或”式（方法不限）。(1) ；(2) ；(3) ；(4) 2、用卡諾圖化簡(jiǎn)法將下列兩函數(shù)化簡(jiǎn)為最簡(jiǎn)的與-或式：(1) ； (2）(3) f

10、3（a，b，c，d）=(m3,m5,m6,m7,m10)，給定約束條件為m0+m1+m2+m4+m8=0（4）f4（a, b, c, d）=(m2,m3,m7,m8,m11,m14),給定約束條件為m0 + m5 + m10 + m15 = 0。3. 用代數(shù)法將下列函數(shù)化簡(jiǎn)為最簡(jiǎn)“與-或”式： （1）（2）（3）（4）四、證明或計(jì)算1、證明等式 ： 2、寫出下列函數(shù)的對(duì)偶式g和反演式。（注意，反演式要求使用反演法則求解）1.； 2.。3.； 4.五、作圖1畫出圖（a）所示門電路的輸出波形圖，其輸入波形如圖（b）所示。（1）（2）2觸發(fā)器電路如圖a所示，已知cp、a、b波形如圖b，并設(shè)觸發(fā)器初態(tài)

11、為0，（）寫出觸發(fā)器的次態(tài)方程，（）畫出q1,q2端波形。cpdqbaq1cpjqqkcpdqbacpjqq2k圖a圖b六、分析1 分析下列電路為幾進(jìn)制計(jì)數(shù)器。要求：（1）寫出激勵(lì)方程（2）寫出次態(tài)方程（3）列出狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖（4）判斷電路是否會(huì)自啟動(dòng)2分析下列電路為幾進(jìn)制計(jì)數(shù)器。要求：（1）寫出激勵(lì)方程（2）寫出次態(tài)方程（3）列出狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖（4）判斷電路是否會(huì)自啟動(dòng)11kj11qq22kj22qq11kj11qq22kj22qq3已知如下圖所示邏輯電路圖，試寫出其邏輯表達(dá)式并用最少的門電路來(lái)表示。4已知如下圖所示邏輯電路圖，試寫出其邏輯表達(dá)式并用最少的門電路來(lái)表示

12、。5已知邏輯函數(shù)的真值表如下，試寫出其對(duì)應(yīng)的最簡(jiǎn)“與或”式。（要求寫出具體步驟）a b c d y0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 100010011000111116試分析下列所示時(shí)序電路，要求：1.寫出電路的激勵(lì)方程；2.狀態(tài)方程；3.輸出方程4.畫出電路的狀態(tài)轉(zhuǎn)換圖；5.描述電路的邏輯功能6.判斷該電路能否自啟動(dòng)。7試寫出下列圖中所連接的觸發(fā)器電路的次態(tài)方程并說(shuō)明其實(shí)現(xiàn)的邏輯功能。8寫出下圖所示電路輸出

13、y、z的邏輯函數(shù)式。芯片為3線8線譯碼器74ls138 。9寫出下圖所示電路輸出y1、y2、y3的邏輯函數(shù)式并說(shuō)明各自表示的邏輯功能，其中芯片為3線8線譯碼器74ls138 。10畫出下圖（a）、（b）的狀態(tài)轉(zhuǎn)換圖，分別說(shuō)明它們是幾進(jìn)制計(jì)數(shù)器。 (a) (b) 11 使用74ls194四位雙向移位寄存器接成如下圖所示電路，由cp端加入連續(xù)時(shí)鐘脈沖，試寫出其狀態(tài)轉(zhuǎn)換圖，判斷其邏輯功能，并驗(yàn)證該電路能否自啟動(dòng)。12. 分析下列電路。要求：（1）寫出激勵(lì)方程（2）寫出次態(tài)方程（3）列出狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖（4）判斷其邏輯功能七、設(shè)計(jì)設(shè)計(jì)能實(shí)現(xiàn)全減器功能的組合電路。要求：列出真值表，寫出標(biāo)準(zhǔn)表達(dá)

14、式，畫出電路圖。2某產(chǎn)品有a、b、c、d四項(xiàng)質(zhì)量指標(biāo)，其中a為主要指標(biāo)，產(chǎn)品檢驗(yàn)標(biāo)準(zhǔn)規(guī)定：當(dāng)主要指標(biāo)及兩項(xiàng)次要指標(biāo)都合格時(shí)，產(chǎn)品定為合格品，否則定為不合格品。設(shè)計(jì)一個(gè)指標(biāo)檢驗(yàn)電路。要求：列出真值表，寫出標(biāo)準(zhǔn)表達(dá)式，畫出電路圖。3用3-8譯碼器及與非門設(shè)計(jì)下列兩函數(shù)。（譯碼器輸出為反碼輸出，即輸出低電平有效）4用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)下列函數(shù)：5用 “與非”門和反相器設(shè)計(jì)一個(gè)三變量一致電路（當(dāng)變量全部相同時(shí)輸出為1，否則為0），要求：（1）列出真值表；（2）求出邏輯函數(shù)表達(dá)式；（3）畫出符合要求的電路圖6、用 “與非”門和反相器設(shè)計(jì)一個(gè)三變量不一致電路（當(dāng)變量全部不相同時(shí)輸出為1，否則為0），要求：（1）列出真值表；（2）求出邏輯函數(shù)表達(dá)式；（3）畫出符合要求的電路圖7 （1）用四選一數(shù)據(jù)選擇器和必要的門電路實(shí)現(xiàn)下列兩函數(shù)。（2）用用八選一數(shù)據(jù)選擇器和必要的門電路實(shí)現(xiàn)下列函數(shù)。8 .用3線-8線74ls138譯碼器及必要的門電路實(shí)現(xiàn)下列兩函數(shù)。9.用74ls161組成十進(jìn)