數(shù)字電子鐘課程設(shè)計(jì)報(bào)告

1、一、電路仿真與設(shè)計(jì)3.1所需芯片及芯片管腳圖 cd4518 cd4068 cd4002 cd4011 cd4069 5551.3設(shè)計(jì)過程 時(shí)間顯示模塊：電路可以用3個(gè)cd4518作為核心芯片，進(jìn)行級(jí)聯(lián)，再輔以若干邏輯門，完成進(jìn)位、置零等功能，cd4518是雙十進(jìn)制計(jì)數(shù)器，有兩個(gè)時(shí)鐘輸入端，正好可以滿足進(jìn)位和校時(shí)的功能，而不會(huì)產(chǎn)生干擾，且有一個(gè)置零功能，可以組成六十進(jìn)制和二十四進(jìn)制的計(jì)數(shù)器。1.2時(shí)、分、秒顯示電路模塊設(shè)計(jì) 整個(gè)電路的的核心芯片是cd4518，它是一個(gè)雙10進(jìn)制加法計(jì)數(shù)器，因此只需要三個(gè)芯片，進(jìn)行級(jí)聯(lián)即可實(shí)現(xiàn)兩個(gè)六十進(jìn)制和一個(gè)二十四進(jìn)制計(jì)數(shù)器，再加上一些合適的邏輯門，實(shí)現(xiàn)置零和進(jìn)

2、位。秒顯示電路設(shè)計(jì)，右邊為秒個(gè)位，左邊為秒十位，秒個(gè)位的電路中置零引腳和時(shí)鐘輸入端cp1必須接地，這是因?yàn)閏mos的引腳不能懸空，否則會(huì)影響實(shí)驗(yàn)結(jié)果，cp0接秒脈沖信號(hào)，考慮到秒個(gè)位計(jì)數(shù)到9的時(shí)候必須進(jìn)位，所以在顯示0的同時(shí)輸出一個(gè)進(jìn)位信號(hào)，輸出是0000，因此可以用一個(gè)或非門，當(dāng)輸出是0000的時(shí)候提供一個(gè)進(jìn)位信號(hào)至秒十位的時(shí)鐘輸入端，秒十位另一個(gè)時(shí)鐘輸入端接地，當(dāng)秒十位計(jì)數(shù)器計(jì)到5時(shí)，在輸出為0110時(shí)提供一個(gè)信號(hào)到秒十位計(jì)數(shù)器的置零端，使其實(shí)現(xiàn)01100000，即六十進(jìn)制。分計(jì)數(shù)顯示電路設(shè)計(jì)，原理與秒計(jì)數(shù)顯示電路接近，分個(gè)位的時(shí)鐘輸入端接來自秒十位的進(jìn)位信號(hào)，另外一個(gè)時(shí)鐘輸入端接校時(shí)電路

3、模塊，由于設(shè)計(jì)的過程是分塊設(shè)計(jì)的，因此先將該時(shí)鐘輸入端接地，分十位的原理也是一樣的。時(shí)計(jì)數(shù)顯示電路設(shè)計(jì)，與分、秒不同的是，這一塊是24進(jìn)制，當(dāng)時(shí)十位為0、1的時(shí)候，時(shí)個(gè)位正常從09顯示；當(dāng)時(shí)十位為2時(shí)，要求時(shí)個(gè)位的顯示是0、1、2、3，然后就回到0，因此在置零這一部分接法不同于分、秒計(jì)數(shù)顯示電路，考慮到當(dāng)時(shí)計(jì)數(shù)器為23時(shí)必須變?yōu)?0，即當(dāng)時(shí)十位輸出為0010、時(shí)個(gè)位輸出為0100時(shí)，分別變?yōu)?000、0000，因此可用一個(gè)與門實(shí)現(xiàn)，時(shí)十位和時(shí)個(gè)位都必須置零。1.3校時(shí)電路模塊設(shè)計(jì)校時(shí)模塊的設(shè)計(jì)思路如圖所示，使用實(shí)驗(yàn)箱上的消除抖動(dòng)的按鍵開關(guān)，每按一次就輸出一個(gè)信號(hào)，調(diào)節(jié)分個(gè)位和時(shí)個(gè)位，考慮到實(shí)際

4、接線時(shí)可能會(huì)出現(xiàn)干擾現(xiàn)象，即校時(shí)模塊中的校時(shí)信號(hào)會(huì)影響到原來的秒十位進(jìn)位信號(hào)和分十位進(jìn)位信號(hào)，所以進(jìn)位信號(hào)輸入和校時(shí)信號(hào)輸入接在不同的時(shí)鐘端，這剛好利用了cd4518有兩個(gè)時(shí)鐘輸入端的優(yōu)點(diǎn)。1.4綜合電路二、電路調(diào)試及實(shí)物照片2.1電路調(diào)試課程設(shè)計(jì)的起點(diǎn)在于仿真，使用仿真軟件做出來后，還要進(jìn)行接線，這時(shí)候整個(gè)電路的成功與否，就在最后的調(diào)試了。在這次電路的調(diào)試過程中，遇到很多問題：1.在設(shè)計(jì)起初我也毫無頭緒，然后就試著在網(wǎng)上找方案，起初也是為了經(jīng)濟(jì)與實(shí)惠而選這個(gè)方案，但在做的過程中我才發(fā)現(xiàn)其中的困難，網(wǎng)上的電路圖根本就無法運(yùn)行但電路圖確實(shí)正確的，然后我就猜想是仿真軟件中芯片的引腳不同它的cloc

5、k非與clock相反然后我就和任晶開始改進(jìn)電路圖并且發(fā)現(xiàn)網(wǎng)上的圖中的鬧鐘是死的，而我想將鬧鐘變成活的于是又該進(jìn)，原圖中的缺陷實(shí)在太多，我費(fèi)了一周才把電路模擬好。2、電路模塊之間或者接線之間的干擾，老師上課時(shí)說過了當(dāng)接觸點(diǎn)點(diǎn)位超過3v時(shí)才為懸空而cd4518每一級(jí)的clock在設(shè)計(jì)中都是懸空的而在實(shí)際電路中該點(diǎn)電位不到3v所以在實(shí)際電路中該點(diǎn)并不是真正的懸空會(huì)相互之間產(chǎn)生明顯的干擾現(xiàn)象使得數(shù)碼管出現(xiàn)數(shù)據(jù)閃動(dòng)現(xiàn)象，后來經(jīng)過我的認(rèn)真分析我個(gè)人認(rèn)為把懸空的clock與本位的d接在一起并將進(jìn)位信號(hào)和校時(shí)信號(hào)接在不同的時(shí)鐘輸入端上，既不影響時(shí)鐘的運(yùn)行而且還可以消除懸空對(duì)電路的干擾。從而使得時(shí)鐘穩(wěn)定的運(yùn)行。

6、 3校時(shí)部分，我購買的校準(zhǔn)開關(guān)是電壓開關(guān)而不是跳變開關(guān)從而使得在校準(zhǔn)時(shí)它會(huì)出現(xiàn)越變，然而出現(xiàn)不穩(wěn)定的原因會(huì)有很多，開始我懷疑單刀雙擲開關(guān)的斷開并非是低電平于是我就將一端接高電平一端接低電平，結(jié)果發(fā)現(xiàn)在校時(shí)的過程中進(jìn)位穩(wěn)定了好多，但還是有誤差然后我就問了一些學(xué)長，原來進(jìn)位不穩(wěn)定原因是脈沖開關(guān)不能用電壓開關(guān)而要用脈沖開關(guān)，并且還要加防顫抖開關(guān)。4.鬧鐘部分：在我安裝鬧鐘部分時(shí)又出現(xiàn)了一些問題那個(gè)仿真軟件兩個(gè)對(duì)稱的電路圖中只要有一個(gè)能運(yùn)行那么與他對(duì)稱的那個(gè)也能運(yùn)行但在實(shí)際中卻不能運(yùn)行，而恰恰就是這一個(gè)缺陷使我重新接了一次。三、存在問題 完成了課程設(shè)計(jì)的基本要求，但是這個(gè)電子鐘是沒有實(shí)用價(jià)值的，現(xiàn)實(shí)中

7、不可能用這么多芯片去生產(chǎn)一個(gè)普通的電子鐘，但這是學(xué)習(xí)的一種途徑。我設(shè)計(jì)的這個(gè)電路在校時(shí)時(shí)沒有一個(gè)開關(guān)可以使秒的計(jì)數(shù)暫時(shí)停止，而且有的時(shí)候秒也是需要調(diào)節(jié)的，由于材料不足等原因，報(bào)時(shí)的“音樂”也顯得有些單調(diào)cmos管為電壓型芯片而ttl為電流型芯片要考慮到其中的轉(zhuǎn)化，cmos較為省電功耗較小。其中校時(shí)部分也沒有得到完善，原本還設(shè)想將整點(diǎn)報(bào)時(shí)加進(jìn)去但由于材料和板子空間的限制所以不能完成希望在以后的日子能加以完善。 四、心得體會(huì)經(jīng)過這段時(shí)間的課程設(shè)計(jì)，我學(xué)到了許多東西，對(duì)課本上的內(nèi)容的理解加深了印象，同時(shí)也學(xué)會(huì)了一種學(xué)習(xí)的態(tài)度。理論要聯(lián)系實(shí)踐，當(dāng)然實(shí)踐也離不開理論，由于對(duì)課本的內(nèi)容還不是很熟悉，所以在

8、做這個(gè)課程設(shè)計(jì)前，我看了很多關(guān)于cmos芯片的應(yīng)用實(shí)例。理論上的知識(shí)搞定了，接下來就是開始設(shè)計(jì)了，mulitisim仿真，給我的印象是簡(jiǎn)潔實(shí)用，很多電路都能在上面先進(jìn)行仿真，不過我這個(gè)題目的核心芯片在仿真上面，出現(xiàn)了一些問題，一些管腳的位置和實(shí)際的不一樣，仿真調(diào)試不成功，于是我就想到，按照理論來講這是沒有錯(cuò)的，為了驗(yàn)證清除，我先將電路進(jìn)行分模塊調(diào)試，把每一部分都仔細(xì)檢查了一遍，最終發(fā)現(xiàn)了與仿真的不同，接線是一樣的，不過在真實(shí)的接線中可行，在仿真中卻不行，最大一個(gè)不同之處就在于校時(shí)模塊，雖然仿真是那種接法可行，不過在實(shí)際接線中我采用了另外一種接法。這次課程設(shè)計(jì)也再次讓我看到理論與實(shí)踐的差別和聯(lián)系，理論固然重要，然而我們要在實(shí)踐中發(fā)現(xiàn)錯(cuò)誤，并解決錯(cuò)誤，也提高了自己的動(dòng)手能力和實(shí)際解決問題的能力。更加鍛煉了我學(xué)習(xí)中那認(rèn)真嚴(yán)謹(jǐn)?shù)膶W(xué)習(xí)態(tài)度，比如說，獨(dú)立思考獨(dú)立完成，認(rèn)真接線，仔細(xì)檢查等，這些都是對(duì)我們自身能力的一種培養(yǎng)，在以后的學(xué)習(xí)甚至工作中，很多東西都只能靠自己去獨(dú)立思考完成，因此我們也藉此學(xué)會(huì)了一種獨(dú)立思考的學(xué)習(xí)態(tài)度。無論最后的結(jié)果是怎樣，你參與了，你