計(jì)算機(jī)組成原理一

1、I/O章節(jié)1、 選擇題1、 計(jì)算機(jī)的外部設(shè)備是（D）D除了CPU和內(nèi)存以外的其它設(shè)備A、 輸入/輸出設(shè)備B、外存儲(chǔ)器C、輸入/輸出設(shè)備D、以上均不正確2、 各種外部設(shè)備均通過（D）電路，才能連接到系統(tǒng)總線上。A、 外設(shè) B、內(nèi)存 C、中斷D、接口地址總線的作用是：CPU通過它對(duì)外設(shè)接口進(jìn)行尋址，也可以通過它對(duì)內(nèi)存進(jìn)行尋址。數(shù)據(jù)總線的作用是：通過它進(jìn)行數(shù)據(jù)傳輸，表示一種并行處理的能力?？刂瓶偩€的作用：CPU通過它傳輸各種控制信號(hào)，系統(tǒng)總線包括上述3種總線，具有相應(yīng)的綜合性功能。3、 在統(tǒng)一編址的方式下，存儲(chǔ)單元和I/O設(shè)備是靠（A）來區(qū)分的。A、不同的地址碼 B、不同的地址線 C、不同的指令 D

2、、不同的數(shù)據(jù)線4、在獨(dú)立編址的方式下，存儲(chǔ)單元和I/O設(shè)備是靠（C）來區(qū)分的。A、不同的地址碼 B、不同的地址線 C、不同的指令 D、不同的數(shù)據(jù)線5、下來?xiàng)l件中，（A）不是發(fā)生中斷請(qǐng)求的條件。A、一條指令執(zhí)行結(jié)束 B、一個(gè)I/O操作結(jié)束 C、機(jī)器內(nèi)部發(fā)生故障 D、一次DMA操作結(jié)束6、 隱指令是指（D）A、 操作數(shù)隱含在操作碼中的指令B、一個(gè)機(jī)器周期中完成全部操作的指令C、隱含地址碼的指令D、完成一些操作，但指令系統(tǒng)沒有的指令7、 在中斷周期，CPU主要完成以下工作（A）A、 關(guān)中斷，保護(hù)斷點(diǎn)，發(fā)出中斷響應(yīng)信號(hào)并形成中斷服務(wù)程序人口地址B、開中斷，保護(hù)斷點(diǎn)，發(fā)出中斷響應(yīng)信號(hào)并形成中斷服務(wù)程序人

3、口地址C、關(guān)中斷，執(zhí)行中斷服務(wù)程序D、開中斷，執(zhí)行中斷服務(wù)程序8、 中斷響應(yīng)是在（C）A、 一條機(jī)器指令執(zhí)行開始 B、一條機(jī)器指令執(zhí)行中間C、一條機(jī)器指令執(zhí)行之末 D、一條機(jī)器指令執(zhí)行的任何時(shí)刻9、 在具有中斷向量表的計(jì)算機(jī)中，中斷向量地址是（C）A、 子程序入口地址B、中斷服務(wù)程序人口地址C、中斷服務(wù)程序人口地址的地址D、例行程序入口地址10、在單機(jī)中斷系統(tǒng)中，中斷服務(wù)程序的執(zhí)行順序是（A）保護(hù)現(xiàn)場(chǎng) 開中斷 關(guān)中斷 保護(hù)斷點(diǎn) 中斷事件處理 恢復(fù)現(xiàn)場(chǎng)中斷返回A、 B、C、D、11、 若有多個(gè)中斷同時(shí)發(fā)生，系統(tǒng)將根據(jù)中斷優(yōu)先級(jí)響應(yīng)優(yōu)先級(jí)最高的中斷請(qǐng)求。若要調(diào)整中斷事件的處理次序，可以利用（D）A

4、、 中斷嵌套 B、中斷向量C、中斷響應(yīng)D、中斷屏蔽按照是否可以被屏蔽，可將中斷分為兩大類：不可屏蔽中斷(又叫非屏蔽中斷)和可屏蔽中斷。不可屏蔽中斷源一旦提出請(qǐng)求，CPU必須無條件響應(yīng)，而對(duì)可屏蔽中斷源的請(qǐng)求，CPU可以響應(yīng)，也可以不響應(yīng)12、 中斷服務(wù)程序的最后一條指令是（C）A、 轉(zhuǎn)移指令B、出棧指令C、中斷返回指令D、開中斷指令13、禁止中斷的功能可以由（B）來完成。A、 中斷觸發(fā)器 B、中斷允許觸發(fā)器C、中斷屏蔽觸發(fā)器D、中斷禁止觸發(fā)器14、 中斷屏蔽字的作用是（B）A、 暫停外設(shè)對(duì)主存的訪問B、暫停對(duì)某些中斷源的處理C、暫停對(duì)一切中斷的處理D、暫停CPU對(duì)主存的訪問15、 某機(jī)有4級(jí)中

5、斷，優(yōu)先級(jí)從高到低為1234。若將優(yōu)先級(jí)順序修改，修改后1級(jí)中斷的屏蔽字為1011,2級(jí)中斷的屏蔽字為1111,3級(jí)中斷的屏蔽字為0011，4級(jí)中斷的屏蔽字為0001，則修改后的優(yōu)先順序從高到低為（C）A、3214B、1342C、2134D、231416、 DMA方式中，周期竊取是竊取總線一個(gè)或者多個(gè)（A）A、 存取周期 B、指令周期C、CPU周期D、總線周期17、 DMA方式的接口電路中有程序中斷部件，其作用是（C）A、 實(shí)現(xiàn)數(shù)據(jù)傳送B、向CPU申請(qǐng)總線使用權(quán)C、向CPU提出傳輸結(jié)束D、發(fā)中斷請(qǐng)求18、 在DMA傳送方式中，發(fā)出DMA請(qǐng)求的是（A）*A、 外部設(shè)備B、DMA控制器C、CPUD

6、、主存19、 關(guān)于DMA方式說法正確的是（D）*A、 DMA方式采用軟件實(shí)現(xiàn)數(shù)據(jù)傳送 B、DMA方式能完全取代中斷方式C、DAM方式在傳送方式中需要CPU程序的干預(yù)D、DMA方式一般用于高速、批量數(shù)據(jù)的簡(jiǎn)單傳送20、下列關(guān)于中斷I/O方式和DMA方式比較敘述中，錯(cuò)誤的是（D）A、中斷I/O請(qǐng)求的是CPU處理時(shí)間，DMA方式請(qǐng)求的是總線使用權(quán)B、中斷響應(yīng)發(fā)生在一條指令執(zhí)行結(jié)束后，DMA響應(yīng)發(fā)生在一個(gè)總線事務(wù)完成后C、中斷方式下數(shù)據(jù)傳送通過軟件完成，DMA方式下數(shù)據(jù)傳送由硬件完成D、中斷方式使用所有的外部設(shè)備，DMA僅使用高速外設(shè)2、 計(jì)算題1、某磁盤存儲(chǔ)器轉(zhuǎn)速為3000r/min，共有4個(gè)記錄面

7、，5道/mm，每道記錄信息為12288B，最小磁道直徑為230mm，共有275道。試問1）磁盤存儲(chǔ)器的容量是多少？解：如果該磁盤存儲(chǔ)器的4個(gè)盤面都是用戶可用的，這磁盤存儲(chǔ)器的存儲(chǔ)容量=存儲(chǔ)面數(shù)*柱面數(shù)*每道存儲(chǔ)容量=4*275*12288B=13516800B=13200KB=12.89MB 如果該磁盤存儲(chǔ)器的4個(gè)盤面有一個(gè)是用戶不可用的則磁盤存儲(chǔ)器的存儲(chǔ)容量=3*275*12288B=10137600B=9900KB2）最高位密度和最低位密度為？解：最高溫密度是最內(nèi)層磁道的位密度最高位密度=磁道容量/最內(nèi)層磁道的周長(zhǎng)=12288B/（230mm*）=12288B/(230*3.1416)=1

8、2288B/722.568=17B/mm=136bpm最低位密度是最外層磁道的位密度記錄區(qū)的外直徑=最小磁道直徑+2*磁道數(shù)/道密度=230+2*275/5=340mm最低位密度=磁道容量/最外層磁道的周長(zhǎng)=12288B/(340mm*)=12288/(340*3.1416)=12288B/1068.144=11.5B/mm=92bpm3）磁盤數(shù)據(jù)傳輸率是多少？解：磁盤的數(shù)據(jù)傳輸率=12288B*3000/60=614400B/S=4915200bps4）平均等待時(shí)間是多少？解：平均等待時(shí)間是磁盤旋轉(zhuǎn)半圈的時(shí)間平均等待時(shí)間=（60/每分鐘轉(zhuǎn)速）*1/2=（60/3000）*1/2=0.01S=

9、10mS2、某計(jì)算機(jī)處理器主頻為50MHZ，采用定時(shí)查詢方式控制設(shè)備A的I/O，查詢程序運(yùn)行一次所用的時(shí)鐘周期至少是500ns。在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失，每秒需對(duì)其查詢至少200次，則CPU用于設(shè)備A的I/O時(shí)間占整個(gè)CPU時(shí)間的百分比至少是？0.20% 存儲(chǔ)器章節(jié)一、填空題1、對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即（高速緩沖存儲(chǔ)器）（主存儲(chǔ)器）（外存儲(chǔ)器）。2、一個(gè)存儲(chǔ)器的容量假設(shè)為M*N位，若使用A*B的芯片，（AM,BN），需要在字和位同時(shí)擴(kuò)展，此時(shí)共需要（M*N/A*B）個(gè)存儲(chǔ)芯片。2、雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于

10、并行存儲(chǔ)器結(jié)構(gòu)，其中前者采用（空間 ）并行技術(shù)，后者采用（時(shí)間 ）并行技術(shù)。3、反映主存速度指標(biāo)的三個(gè)術(shù)語是存取時(shí)間、（存儲(chǔ)周期 ）和（存儲(chǔ)器帶寬 ）。 4、CPU訪問主存是數(shù)據(jù)存取的單位是（KB ），訪問cache的單位（bit ），cache和內(nèi)存交換數(shù)據(jù)的單位是（Byte ）。二、選擇題1、下列器件中存取速度最快的是（C ）。A、高速緩存B、主存C、寄存器 D、輔存2、主存貯器和CPU之間增加cache的目的是（A ）。A 解決CPU和主存之間的速度匹配問題B 擴(kuò)大主存貯器容量C 擴(kuò)大CPU中通用寄存器的數(shù)量D 既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量3、存儲(chǔ)單元是指（B ）。

11、A 存放1個(gè)二進(jìn)制信息位的存儲(chǔ)元 B 存放1個(gè)機(jī)器字的所有存儲(chǔ)元集合C 存放1個(gè)字節(jié)的所有存儲(chǔ)元集合D 存放2個(gè)字節(jié)的所有存儲(chǔ)元集合4、存取周期是指（C ）。A、存儲(chǔ)器的寫入時(shí)間B、存儲(chǔ)器進(jìn)行連續(xù)寫操作允許的最短間隔時(shí)間C、存儲(chǔ)器連續(xù)讀或者寫操作所允許的最短間隔時(shí)間5、某SRAM芯片，其容量為1M8位，除電源和接地端外，控制端有OE和R/W，該芯片的管腳引出線數(shù)目是（ B ）。A、20 B、28 C、30 D、326、某機(jī)字長(zhǎng)32位，存儲(chǔ)容量64MB，若按字編址，它的尋址范圍是（C ）。A8M B16MB C 16M D 8MB7、 EEPROM是指（D ）。 A 讀寫存儲(chǔ)器 B 只讀存儲(chǔ)器

12、C 閃速存儲(chǔ)器 D 電擦除可編程只讀存儲(chǔ)器8、下列說法正確的是（D）*半導(dǎo)體RAM信息可讀可寫，且掉電后仍能保持記憶動(dòng)態(tài)RAM是易失性RAM，且靜態(tài)RAM的存儲(chǔ)信息是不易失的半導(dǎo)體RAM是易失性RAM，但只要電源不掉電，所存信息是不丟失的半導(dǎo)體RAM是非易失性的RAMA、和B、只有C、和 D、全錯(cuò)9、半導(dǎo)體靜態(tài)（SRAM）的存儲(chǔ)原理是（A）A、依靠雙穩(wěn)態(tài)電路B、依靠定時(shí)刷新C、依靠讀后再生D、信息不再變化10、下列敘述錯(cuò)誤的是（ C ）A、隨機(jī)存儲(chǔ)器可隨時(shí)存取信息，掉電后信息丟失B、在訪問隨機(jī)存儲(chǔ)器時(shí)，訪問時(shí)間與物理位置無關(guān)C、主存儲(chǔ)器中存儲(chǔ)的信息是不可改變的D、隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可以統(tǒng)一

13、編址11、在對(duì)破壞性讀出的存儲(chǔ)器進(jìn)行讀/寫操作時(shí)，為維持原信息不變，必須輔以的操作（A）A、 刷新B、再生C、寫保護(hù)D、主存校驗(yàn)12、某機(jī)器的主存儲(chǔ)器共32KB，由16片16K*1(內(nèi)部采用128*128存儲(chǔ)陣列）的DRAM芯片字和位同時(shí)擴(kuò)展構(gòu)成。若采用集中式刷新方式，且刷新周期為2ms，那么所有的存儲(chǔ)單元刷新一遍需要（A）存儲(chǔ)周期。A、128B、256C、1024D、16384（提示，存儲(chǔ)器刷新按行進(jìn)行，其刷新一行所用時(shí)間為1個(gè)存儲(chǔ)周期，且每個(gè)芯片都是同時(shí)刷新的，128*128存儲(chǔ)陣列由128行128列構(gòu)成，所以答案為A）113、雙端口存儲(chǔ)器能高速進(jìn)行讀/寫，是因?yàn)椴捎昧耍–）A、 新型器件

14、B、流水技術(shù)C、兩套相互獨(dú)立的讀寫電路D、高速芯片14、交叉存儲(chǔ)器實(shí)質(zhì)上是一種多模塊存儲(chǔ)器，它用（A ）方式執(zhí)行多個(gè)獨(dú)立的讀寫操作。A 流水 B 資源重復(fù) C 順序 D 資源共享15、 雙端口存儲(chǔ)器所以能進(jìn)行高速讀/寫操作，是因?yàn)椴捎茫― ）。A 高速芯片 B 新型器件 C 流水技術(shù) D 兩套相互獨(dú)立的讀寫電路16、如果一個(gè)存儲(chǔ)單元被訪問，則這個(gè)存儲(chǔ)單元將會(huì)很快的再次被訪問，這稱為（A） A、時(shí)間局部性B、空間局部性C、程序局部性D、數(shù)據(jù)局部性17、為了解決CPU與主存速度不匹配的問題，通常采用的方法是（B ）A、 采用速成更快的主存B、在CPU和主存之間插入少量的高速緩沖存儲(chǔ)器C、在CPU周

15、期中插入等待周期D、擴(kuò)大主存的容量 18、下列關(guān)于cache 的論述中，錯(cuò)誤的是（AD）A、 cache是介于主存和輔存之間的存儲(chǔ)器，用于主存和輔存之間的緩沖存儲(chǔ)B、如果cache不命中，則需要訪問主存，從主存取字，并將字所在的數(shù)據(jù)塊調(diào)入cacheC、cache的命中率很高，一般達(dá)到90%以上D、cache的數(shù)據(jù)必須和主存的數(shù)據(jù)時(shí)刻保持一致19、在CPU執(zhí)行一段程序的過程中，cache的存取次數(shù)為4600次，由主存完成的存取次數(shù)為400次。若cache 的存取時(shí)間為5ns，主存的存取時(shí)間為25ns，則CPU的平均訪問時(shí)間為(B )ns。(4600*5+400*25)/(4600+400) A、

16、5.4B、6.6C、8.8D、9.220、關(guān)于cache的3種映射方式，下列敘述錯(cuò)誤的是（B）A、cache由全相連、直接和組相連3種基本的映射方式B、全相連映射方式，即主存單元與cache單元隨意對(duì)應(yīng)，線路復(fù)雜，成本高C、組相連映射方式是直接映射和全相連映射的折中方案，有利于提高命中率D、直接映射方式是組相連映射和全相連映射的折中方案，有利于提高命中率21、cache采用組相連映射，一塊大小為128B，cache共有64塊，4塊分成一組，主存由4096塊，主存地址需要（A）位。A、19B、18C、17D、1622、容量為64塊的cache采用組相連映射方式，字塊大小為128字，每4塊一組。如

17、果主存為4K塊，且按字編址，那么主存地址和主存標(biāo)記的位數(shù)為（ D ）A、16,6B、17,6C、18，8D、19,823、關(guān)于LRU算法，以下論述正確的是（A）A、 LRU算法替換哪些在cache中駐留時(shí)間最長(zhǎng)且未被引用的塊B、LRU算法替換哪些在cache中駐留時(shí)間最短且未被引用的塊C、LRU算法替換哪些在cache中駐留時(shí)間最長(zhǎng)且仍在引用的塊D、LRU算法替換哪些在cache中駐留時(shí)間最短且仍在引用的塊Cache的替換算法包括先進(jìn)先出、隨機(jī)、LRU算法24、訪問相連存儲(chǔ)器時(shí)，（A）A、 根據(jù)內(nèi)容不需要地址B、不根據(jù)內(nèi)容，需要地址C、既要內(nèi)容也要地址D、不要內(nèi)容也不要地址25、相連存儲(chǔ)器與傳

18、統(tǒng)存儲(chǔ)器的主要區(qū)別是前者按（B ）尋址的存儲(chǔ)器。A、地址 B、內(nèi)容 C、堆棧 D、地址和內(nèi)容26、 常用的虛擬存儲(chǔ)系統(tǒng)由（B ）兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。A cache-主存 B 主存-輔存 C cache-輔存 D 通用寄存器27、 下列關(guān)于虛擬存儲(chǔ)器的論述中，正確的是（A）A、 對(duì)應(yīng)用程序員透明，對(duì)系統(tǒng)程序員不透明B、對(duì)應(yīng)用程序員不透明，對(duì)系統(tǒng)程序員透明C、對(duì)應(yīng)用程序員、系統(tǒng)程序員都不透明D、對(duì)應(yīng)用程序員、系統(tǒng)程序員都透明28、29、30硬盤三、簡(jiǎn)答題1、簡(jiǎn)述ROM的分類？只讀內(nèi)存（Read-Only Memory）是一種只能讀取資料的內(nèi)存。在制造過程中，將資料以一特

19、制光罩（mask）燒錄于線路中，其資料內(nèi)容在寫入后就不能更改，所以有時(shí)又稱為“光罩式只讀內(nèi)存”（mask ROM）。此內(nèi)存的制造成本較低，常用于電腦中的開機(jī)啟動(dòng)。2、什么是刷新？DRAM為什么要刷新？刷新的幾種方法？刷新原因因電容泄漏而引起的DRAM所存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操作；常用的刷新方法有三種集中式、分散式、異步式。集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新；分散式：在每個(gè)讀/寫周期之后插入一個(gè)刷新周期，無CPU訪存死時(shí)間；異步式：是集中式和分散式的折衷。3、一個(gè)組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個(gè)字，則主存地址

20、共幾位，其中主存字塊標(biāo)記應(yīng)為幾位，組地址應(yīng)為幾位，Cache地址共幾位。一個(gè)組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個(gè)字，則主存地址共（20 ）位，其中主存字塊標(biāo)記應(yīng)為（ 6 ）位，組地址應(yīng)為（ 2 ）位，Cache地址共（ 13 ）位。4、什么是高速緩沖存儲(chǔ)器？它和主存的關(guān)系是？高速緩沖存儲(chǔ)器主要是用來在內(nèi)存和CPU之間作個(gè)數(shù)據(jù)緩沖的橋梁，因?yàn)镃PU的處理速度是所有計(jì)算機(jī)硬件中最快的，內(nèi)存轉(zhuǎn)換的速度跟不上CPU的處理速度，需要有個(gè)緩沖區(qū)域。四、計(jì)算題1、設(shè)存儲(chǔ)器容量為64M字，字長(zhǎng)為64位，模塊數(shù)m=8，分別用順序和交叉方式進(jìn)行組織。存儲(chǔ)周期T=100ns

21、，數(shù)據(jù)總線寬度為64位，總線傳送周期t=50ns。求：順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？解：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m = 8個(gè)字的信息總量都是：q = 64位8 = 512位順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出8個(gè)字所需的時(shí)間分別是：t1 = mT = 8100ns = 810-7s t2 = T+(m-1) = 100ns+750ns = 450 ns = 4.510-7 s順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是： W1=q/t1=512/(810-7)=64107位/s W2=q/t2=512/(4.510-7)=113.8107 位/s2、CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)

22、為2400次，主存完成的次數(shù)為100次，已知cache存儲(chǔ)周期為40ns，主存存儲(chǔ)周期為200ns，求cache的命中率，cache/主存系統(tǒng)的效率和平均訪問時(shí)間。解：cache的命中率：主存慢于Cache的倍率：Cache/主存系統(tǒng)的效率：平均訪問時(shí)間： 控制器一、選擇題1、RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（C ）。A 棧頂和次棧頂 B 兩個(gè)主存單元C 一個(gè)主存單元和一個(gè)通用寄存器D 兩個(gè)通用寄存器2、當(dāng)前的CPU由（B ）組成。A 控制器 B 控制器、運(yùn)算器、cacheC 運(yùn)算器、主存 D 控制器、ALU、主存3、 CPU中跟蹤指令后繼地址的寄存器是（C ）。 A 地址寄存器

23、 B 指令計(jì)數(shù)器 C 程序計(jì)數(shù)器 D 指令寄存器4、 流水CPU是由一系列叫做“段”的處理部件組成。和具備m個(gè)并行部件的CPU相比，一個(gè)m段流水CPU的吞吐能力是（A ）。A 具備同等水平B 不具備同等水平C 小于前者 D 大于前者5、控制器的功能是（C ）A、產(chǎn)生時(shí)序信號(hào) B、從主存中取出指令并完成指令操作碼譯碼C、從主存取出指令、分析指令并產(chǎn)生相關(guān)的操作控制信號(hào) D6、指令周期是（C ）A、CPU執(zhí)行一條指令的時(shí)間 B、CPU從主存取出一條指令的設(shè)計(jì)C、CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間D運(yùn)算器章節(jié)一、選擇題1、某機(jī)字長(zhǎng)32位，其中1位表示符號(hào)位。若用定點(diǎn)整數(shù)表示，則最小負(fù)整數(shù)

24、為（A ）。 A -(231-1) B -(230-1) C -231 D -(230+1)2、以下有關(guān)運(yùn)算器的描述，（C ）是正確的。A、 只做加法運(yùn)算 B、只做算術(shù)運(yùn)算C 、算術(shù)運(yùn)算與邏輯運(yùn)算D、只做邏輯運(yùn)算3、運(yùn)算器的核心功能部件是（B ）。A 數(shù)據(jù)總線 B ALU C 狀態(tài)條件寄存器 D 通用寄存器4、假設(shè)編譯器規(guī)定int 和short類型數(shù)據(jù)分別為32位和16位，如下C語言語句：unsigned short x=65530;unsigned int y=x;得到y(tǒng) 的機(jī)器數(shù)是（B）*A 0000 7FFAH B 0000 FFFAH C FFFF 7FFAHD FFFF FFFAH5

25、、在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過（D ）來實(shí)現(xiàn)。A 原碼運(yùn)算的二進(jìn)制減法器 B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器C 原碼運(yùn)算的十進(jìn)制加法器 D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器6、用16位字長(zhǎng)（其中一位符號(hào)位）表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是_C_。A.0N1-2-（16+1） B.0N1-2-16 C.0N1-2-（16-1） D.0N17、8位定點(diǎn)字長(zhǎng)的字，采用2的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是_A_。*A 128 +127 B 127 +127 C 129 +128 D -128 +1288、請(qǐng)從下面浮點(diǎn)運(yùn)算器中的描述中選出兩個(gè)描述正確的句子（A ）。A 浮點(diǎn)運(yùn)算器可用兩個(gè)松散連接的定點(diǎn)

26、運(yùn)算部件一階碼和尾數(shù)部件來實(shí)現(xiàn)。B 階碼部件可實(shí)現(xiàn)加，減，乘，除四種運(yùn)算。C 階碼部件只進(jìn)行階碼相加，相減和比較操作。D 尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算。9、（D ）表示法主要用于表示浮點(diǎn)數(shù)中的階碼。A.原碼 B.補(bǔ)碼 C.反碼 D.移碼10、十進(jìn)制數(shù)-0.3125的8位移碼的編碼是（C）A、D8HB、58HC、A8HD、28H11、在定點(diǎn)機(jī)中執(zhí)行算術(shù)運(yùn)算時(shí)會(huì)產(chǎn)生溢出，其根本原因是（B）A、主存容量不夠B、運(yùn)算結(jié)果無法表示C、操作數(shù)地址過大D、棧溢出12、當(dāng)定點(diǎn)運(yùn)算發(fā)生溢出時(shí)，應(yīng)（D）A、向左規(guī)格化B、向右規(guī)格化C、舍入處理D、發(fā)出出錯(cuò)信息13、若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的

27、方法是_C_。A 階符與數(shù)符相同為規(guī)格化數(shù)B 階符與數(shù)符相異為規(guī)格化數(shù)C 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)14、如果浮點(diǎn)數(shù)尾數(shù)用補(bǔ)碼表示，則判斷下列哪一項(xiàng)的運(yùn)算結(jié)果是規(guī)格化數(shù)_C_。*A 1.11000 B 0.01110 C 1.00010 D0.0101015、在定點(diǎn)運(yùn)算器中，無論采用雙符號(hào)位還是單符號(hào)位，必須有_C_，它一般用_來實(shí)現(xiàn)。 A 譯碼電路， 與非門；B 編碼電路， 或非門 ； C 溢出判斷電路 ，異或門 D 移位電路， 與或非門16、加法器采用先行進(jìn)位的根本目的是（D）提高加法器的速度A、優(yōu)化加法器的結(jié)構(gòu) B、快速傳遞進(jìn)位

28、信號(hào)C、增加加法器的功能D、以上都不是17、四片74181ALU和1片74182CLA器件相配合，具有如下進(jìn)位傳遞功能_組內(nèi)，組間均為并行進(jìn)位_。BA 行波進(jìn)位 B 組內(nèi)先行進(jìn)位，組間先行進(jìn)位 ；C 組內(nèi)先行進(jìn)位，組間行波進(jìn)位 D 組內(nèi)行波進(jìn)位，組間先行進(jìn)位18、假設(shè)有7位信息碼0110101，則在最低位增設(shè)偶校驗(yàn)位后的代碼和最低位增加奇校驗(yàn)位后的代碼分別為（B）A、0001101010 01101010 B、01101010 01101011C、011101011 011101010 D、01101011 0110101119、用海明碼對(duì)長(zhǎng)度為8位的數(shù)據(jù)進(jìn)行檢/糾錯(cuò)是，若能糾正一位錯(cuò)，則校驗(yàn)

29、位至少為（C）位。A、2B、3C、4D、520、下列數(shù)中最小的是（A）A、 B、C、D、二、填空題1、數(shù)的真值變成機(jī)器碼可采用表示法（原碼表示法 ），反碼表示法，（補(bǔ)碼 ）表示法，（移碼 ）表示法。2、按IEEE754標(biāo)準(zhǔn)，一個(gè)32位浮點(diǎn)數(shù)由符號(hào)位S（1位）、階碼E（8位）、尾數(shù)M（23位）三個(gè)域組成。其中階碼E的值等于指數(shù)的真值（e ）加上一個(gè)固定的偏移值（127 ）。3、一個(gè)定點(diǎn)數(shù)由符號(hào)位和數(shù)值域兩部分組成。按小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有（純小數(shù) ）和（純整數(shù) ）兩種表示方法。4、若X補(bǔ)=11010011，則X的十進(jìn)制數(shù)真值是（-45 ）。5、浮點(diǎn)加、減法運(yùn)算的步驟是（對(duì)階 ）、（尾數(shù)運(yùn)算 ）

30、、（規(guī)格化 ）、（舍入 ）、（判斷溢出 ）。6、移碼表示法主要用于表示浮點(diǎn)數(shù)的（階碼）。7、74181是4位的（串 ）行ALU芯片。三、計(jì)算題1、將十進(jìn)制數(shù)20.5轉(zhuǎn)換成32位浮點(diǎn)數(shù)的二進(jìn)制格式來存儲(chǔ)。首先分別將整數(shù)和分?jǐn)?shù)部分轉(zhuǎn)換成二進(jìn)制數(shù)：20.5937510100.10011然后移動(dòng)小數(shù)點(diǎn),使其在第1,2位之間10100.100111.01001001124 e4于是得到：S0,E4127131,M010010011最后得到32位浮點(diǎn)數(shù)的二進(jìn)制存儲(chǔ)格式為：0100 0001 1010 0100 1100 0000 0000 0000(41A4C000)162、已知x=-0.0111，y=+

31、0.1100,求： x補(bǔ)，-x補(bǔ)，y補(bǔ)，-y補(bǔ)，x原，y原，x移，y移 x+y補(bǔ),x-y補(bǔ),并判斷兩次運(yùn)算各自是否溢出。X原=0.0111自己解X補(bǔ)=0.0111Y原=-0.0100Y補(bǔ)=1.1100X+Y補(bǔ)=X補(bǔ)+Y補(bǔ)=0.0111+1.1100=0.0011X+Y原=0.0011X+Y反=1.11003、設(shè)浮點(diǎn)數(shù)數(shù)的階碼用5位（符號(hào)2位）補(bǔ)碼表示，位數(shù)用8位（符號(hào)2位）補(bǔ)碼表示，計(jì)算x=2*0.100101，y=2*（-0.011110）。指令流水線1、機(jī)器指令2、操作數(shù)類型和操作類型3、尋址方式 說明:有效地址的概念、數(shù)據(jù)尋址和指令尋址、常見的尋址方式4、指令格式 說明:指令的基本格式、

32、定長(zhǎng)操作碼指令格式、擴(kuò)展操作碼指令格式。RISC 和CISC一、 選擇題 1.一條指令中包含的信息有（D）A.操作碼、控制碼; B.操作碼、向量地址; C.操作碼、信息碼。 D.操作碼、地址碼。2、指令采用不同尋址方式的目的是（ C）A、可減低編程難度B、可降低指令的譯碼難度C、縮短指令字長(zhǎng)，擴(kuò)大尋址空間，提高編程靈活性D、以上均不正確3、 一地址指令中，為完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常采用（C）。A、直接尋址 B、立即尋址C、隱含尋址D、以上都有可能4、二地址指令中，操作數(shù)的物理位置可以安排在（ C）* 兩個(gè)主存單元 兩個(gè)寄存器 一個(gè)主存單元和一個(gè)寄存器A、和B

33、、和C、和D、和及5、四地址指令OPA1A2A3的功能為（A1）OP（A2）（A3），且A4給出下一條指令地址，假設(shè)A1、A2、A3、A4都為主存儲(chǔ)器地址，則完成下述指令需要訪存（C）次。A、2B、3C、4D、56、某指令系統(tǒng)有200條指令，對(duì)操作碼采用固定長(zhǎng)度二進(jìn)制編碼是，最少需要（B）位。A、4B、8C、16D、327、某寄存器采用16位單字長(zhǎng)指令，采用定長(zhǎng)操作碼，地址碼為5位，現(xiàn)定義60條二地址指令，則單地址指令最多有（C）條。A、4B、32C、128D、2568、指令寄存器的位數(shù)取決于（ B ）。B,指令寄存器存放的是當(dāng)前執(zhí)行的指令，其位數(shù)自然取決于指令字長(zhǎng) A.存儲(chǔ)器的容量; B.指

34、令字長(zhǎng); C.機(jī)器字長(zhǎng); D.存儲(chǔ)字長(zhǎng)。9、有效地址是指（B）A、操作數(shù)的真實(shí)地址B、指令地址碼字段給出的地址C、程序計(jì)數(shù)器D、以上均不正確10、直接尋址的無條件轉(zhuǎn)移指令的功能是將指令中的地址碼送人（ A ）A、程序計(jì)數(shù)器（PC）B、累加器（ACC）C、指令寄存器（IR）D、地址寄存器（MAR）11、操作數(shù)采用直接尋址，操作數(shù)的位置（ C ）A、通用寄存器B、堆棧C、內(nèi)存單元D、指令本身12、執(zhí)行操作的數(shù)據(jù)不可能來自（B）A、寄存器B、指令本身C、控制存儲(chǔ)器D、存儲(chǔ)器13、寄存器間接尋址方式中，操作數(shù)在（C）中。A、通用寄存器B、堆棧C、主存單元D、指令本身14、在指令的相對(duì)尋址方式中，其相對(duì)

35、的基準(zhǔn)地址是（A）A、基準(zhǔn)寄存器B、変址寄存器C、堆棧指示器D、程序計(jì)數(shù)器15、基址尋址方式中，操作數(shù)的有效地址是（C） A、基址寄存器內(nèi)容加上形式地址(位移量)B、程序計(jì)數(shù)器內(nèi)容加上形式地址; C、變址寄存器內(nèi)容加上形式地址D、寄存器內(nèi)容加上形式地址。16、設(shè)変址寄存器為X，形式地址為D，則指令中操作數(shù)的地址為（A）A、EA=(X)+DB、EA=(X)+(D)C、EA=X+DD、EA=(X)+D)17、直接、間接、立即3種尋址方式中指令的執(zhí)行速度，由快到慢的排序是（C）A、直接、間接、立即B、直接、立即、間接C、立即、直接、間接D、立即、間接、直接18、下列不同類型的指令中，執(zhí)行時(shí)間最長(zhǎng)的是

36、（ B ）A、RR型B、SS型C、RS型D、不能確定，需要有指令格式?jīng)Q定19.程序控制類指令的功能是（C ）。 A、進(jìn)行主存和CPU 之間的數(shù)據(jù)傳送 B、進(jìn)行CPU 和設(shè)備之間的數(shù)據(jù)傳送; C、改變程序執(zhí)行的順序D、一定是自動(dòng)+1。 20.變址尋址和基址尋址的有效地址形成方式類似，但是（C）。 A.變址寄存器的內(nèi)容在程序執(zhí)行過程中是不可變的; B.在程序執(zhí)行過程中，變址寄存器和基址寄存器和內(nèi)容都可變的; C.在程序執(zhí)行過程中，基址寄存器的內(nèi)容不可變，變址寄存器中的內(nèi)容可變; D.變址寄存器的內(nèi)容在程序執(zhí)行過程中是可變的。20、下列關(guān)于CISC/RISC的敘述中，錯(cuò)誤的是（D）A、RISC機(jī)器指

37、令比CISC機(jī)器指令簡(jiǎn)單B、RISC中通用寄存器比CISC多C、RISC的尋址方式比CISC少D、CISC比RISC的機(jī)器能更好的支持高級(jí)語言。21、假設(shè)相對(duì)尋址的轉(zhuǎn)移指令占兩個(gè)字節(jié)，第一個(gè)字節(jié)為操作碼，第二個(gè)字節(jié)為位移量（用補(bǔ)碼表示），每當(dāng)CPU從存儲(chǔ)器取出一個(gè)字節(jié)是，即自動(dòng)完成（PC）+1PC。若當(dāng)前指令地址為3008H，要求轉(zhuǎn)移到300FH，則該轉(zhuǎn)移指令第二個(gè)字節(jié)的內(nèi)容應(yīng)為（）；若當(dāng)前指令地址為300FH，要求轉(zhuǎn)移到3004H，則個(gè)轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為（） 參看例題7.2A 05H,F2HB 07H,F3HC 05H,F3HD 07H,F2H22、RISC思想主要基于的是（C）A、假

38、設(shè)指令的平均執(zhí)行周期B、減少指令的復(fù)雜程度C、減少硬件的復(fù)雜程度D、便于編譯器編寫23、假設(shè)編址寄存器R的內(nèi)容為1000H，指令中的形式地址為2000H，地址1000H中的內(nèi)容為2000H，地址2000H中的內(nèi)容為3000H，地址3000H中的內(nèi)容為4000H，則変址尋址方式下訪問的操作數(shù)為（D）A、1000HB、2000HC、3000H D、4000H24一個(gè)二地址RS型指令的結(jié)構(gòu)如下所示：6位4位1位2位16位OP通用寄存器IX偏移量D其中I為間接尋址標(biāo)志位，X 為尋址模式，D為偏移量字段。通過I、X、D的組合，形成下表尋址方式。請(qǐng)寫出尋址方式名稱。尋址方式IX有效地址計(jì)算說明（1）000

39、E=D（2）001E=(PC)+DPC位程序計(jì)數(shù)器（3）010E=(R2)+DR2為変址寄存器（4）111E=(R3)（5）100E=(D)（6）011E=(R1)+DR1為基址寄存器總線章節(jié)習(xí)題1、 選擇題1、 下列關(guān)于總線說法，正確的是（）A、 B、C、D、2、 總線的寬度與（B）有關(guān)。A、 控制線條數(shù)B、數(shù)據(jù)線條數(shù)C、地址線條數(shù)D、以上都不對(duì)3、 地址總線主要用來傳送（C）A、 僅僅用來選擇存儲(chǔ)器的某一單元B、僅僅用于選擇I/O設(shè)備接口地址C、用于選擇存儲(chǔ)器和I/O設(shè)備接口地址D、以上都不對(duì)4、5、系統(tǒng)總線中的數(shù)據(jù)線、地址線、控制線是根據(jù)（C）來劃分的。A、 總線所處的位置B、總線的傳輸

40、方向C、總線傳輸?shù)膬?nèi)容D、總線的材料6、 某總線共有88根，包括32根數(shù)據(jù)線，20根地址線，36根控制線。總線的工作頻率為66MHZ，則總線的寬度是（A），傳輸速率是（）A、32b 264MB/S B、20b 254MB/S C、20b 264MB/S D、32b 254MB/S7、 總線的仲裁方式可采用兩種方式，它們分別是（A）A、 集中式和分布式B、同步式和異步式 C、動(dòng)態(tài)式和靜態(tài)式 D、以上都不對(duì)8、 在集中式總線控制中，響應(yīng)速度最快的是（C）A、 鏈?zhǔn)讲樵傿、計(jì)數(shù)器定時(shí)查詢C、獨(dú)立請(qǐng)求D、分組鏈?zhǔn)讲樵?、 在計(jì)時(shí)器定時(shí)查詢方式下，正確的描述是（A）A、 總線設(shè)備的優(yōu)先級(jí)可變B、對(duì)越靠近

41、控制器的設(shè)備，優(yōu)先級(jí)越高C、各設(shè)備的優(yōu)先級(jí)相等D、對(duì)硬件電路故障敏感10總線的通信控制主要解決（B）問題。A、 由哪個(gè)主設(shè)備占用總線B、通信雙方如何獲知傳輸開始和結(jié)束C、通信過程中雙方如何協(xié)調(diào)配合D、B和C11、關(guān)于同步控制說法正確的是（B）A、 采用握手信號(hào)B、由統(tǒng)一時(shí)序電路控制的方式 C、允許速度差別較大的設(shè)備一起工作D、B和C12、總線的異步通信方式是（C）A、 既不采用時(shí)鐘信號(hào)，也不采用握手信號(hào)B、只采用時(shí)鐘信號(hào)，不采用握手信號(hào)C、不采用時(shí)鐘信號(hào)，只采用握手信號(hào)D、既采用時(shí)鐘信號(hào)，又采用握手信號(hào)13、在各種異步通信握手方式中，速度最快的是（B）A、 半互鎖B、不互鎖C、全互鎖D、與互鎖

42、性無關(guān)14、在手術(shù)過程中，醫(yī)生將手伸出，等護(hù)士將手術(shù)刀遞上，待醫(yī)生握緊手術(shù)刀后，護(hù)士才松手，如果將醫(yī)生和護(hù)士看做兩個(gè)通信模塊，上述動(dòng)作相當(dāng)于（B）A、 同步通信B、異步通信的全互鎖方式C、異步通信的半互鎖方式D、異步通信的不互鎖方式15、某機(jī)器和I/O設(shè)備采用異步串行傳送方式傳輸字符信息，字符信息格式為1位起始位，8個(gè)數(shù)據(jù)位、1位校驗(yàn)位和1位停止位。若要求每秒傳送640個(gè)字符，那么該設(shè)備的有效數(shù)據(jù)傳輸率應(yīng)該為（D）。A、640b/sB、640B/SC、6400B/SD、6400b/S二、假設(shè)一個(gè)32位的處理器配有16位的外部數(shù)據(jù)總線，時(shí)鐘頻率為50MHZ，若總線傳輸?shù)淖疃讨芷跒?個(gè)時(shí)鐘周期，試

43、問處理器的最大數(shù)據(jù)傳輸率為？若想提高一倍的數(shù)據(jù)傳輸率，可采用什么方式？（僅可改變一個(gè)指標(biāo)） 唐朔飛各章節(jié)知識(shí)點(diǎn)第一章1、 馮諾依曼計(jì)算機(jī)的各個(gè)部分組成及功能1、運(yùn)算器：計(jì)算機(jī)中執(zhí)行各種算術(shù)和邏輯運(yùn)算操作的部件。2、控制器：由程序計(jì)數(shù)器、指令寄存器、指令譯碼器、時(shí)序產(chǎn)生器和操作控制器組成，它是發(fā)布命令的“決策機(jī)構(gòu)”，即完成協(xié)調(diào)和指揮整個(gè)計(jì)算機(jī)系統(tǒng)的操作。3、存儲(chǔ)器：存儲(chǔ)器分為內(nèi)存和外存。內(nèi)存是電腦的記憶部件，用于存放電腦運(yùn)行中的原始數(shù)據(jù)、中間結(jié)果以及指示電腦工作的程序。內(nèi)存可以分為隨機(jī)訪問存儲(chǔ)器和只 讀存儲(chǔ)器，前者允許數(shù)據(jù)的讀取與寫入，磁盤中的程序必須被調(diào)入內(nèi)存后才能運(yùn)行，中央處理器可直接訪問內(nèi)

44、存，與內(nèi)存交換數(shù)據(jù)。4、輸入設(shè)備：輸入設(shè)備是向計(jì)算機(jī)輸入數(shù)據(jù)和信息的設(shè)備。5、輸出設(shè)備：是計(jì)算機(jī)硬件系統(tǒng)的終端設(shè)備，用于接收計(jì)算機(jī)數(shù)據(jù)的輸出顯示、打印、聲音、控制外圍設(shè)備操作等。2、 名詞 CPU 、I/O、主機(jī)、主存、PC、機(jī)器字長(zhǎng) 、存儲(chǔ)容量、存儲(chǔ)字、存儲(chǔ)字長(zhǎng)、指令字長(zhǎng) ACC IR MAR MDA 、MIPS 、CPI (答案在第一章和后續(xù)存儲(chǔ)器，控制器章節(jié)CPU：Central Processing Unit，中央處理機(jī)（器），是計(jì)算機(jī)硬件的核心部件，主要由運(yùn)算器和控制器組成。 PC：Program Counter，程序計(jì)數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指

45、令地址。 IR：Instruction Register，指令寄存器，其功能是存放當(dāng)前正在執(zhí)行的指令。 CU：Control Unit，控制單元（部件），為控制器的核心部件，其功能是產(chǎn)生微操作命令序列。 ALU：Arithmetic Logic Unit，算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的核心部件，其功能是進(jìn)行算術(shù)、邏輯運(yùn)算。 ACC：Accumulator，累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù)，又能存放運(yùn)算結(jié)果的寄存器。 MQ：Multiplier-Quotient Register，乘商寄存器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存放商的寄存器。 X：此字母沒有專指的縮寫含義，可以用作任一部件名，在此

46、表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)； MAR：Memory Address Register，存儲(chǔ)器地址寄存器，在主存中用來存放欲訪問的存儲(chǔ)單元的地址。 MDR：Memory Data Register，存儲(chǔ)器數(shù)據(jù)緩沖寄存器，在主存中用來存放從某單元讀出、或要寫入某存儲(chǔ)單元的數(shù)據(jù)。 I/O：Input/Output equipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送。 MIPS：Million Instruction Per Second，每秒執(zhí)行百萬條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位。 3、 計(jì)算機(jī)如何區(qū)分程

47、序和數(shù)據(jù)？計(jì)算機(jī)區(qū)分指令和數(shù)據(jù)有以下2種方法： 1、通過不同的時(shí)間段來區(qū)分指令和數(shù)據(jù)，即在取指令階段（或取指微程序）取出的為指令，在執(zhí)行指令階段（或相應(yīng)微程序）取出的即為數(shù)據(jù)。 2、通過地址來源區(qū)分，由PC提供存儲(chǔ)單元地址的取出的是指令，由指令地址碼部分提供存儲(chǔ)單元地址的取出的是操作數(shù)。 第三章1、 總線概念？總線是連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。2、 為什么設(shè)置多總線？常用總線有，簡(jiǎn)述三類： 數(shù)據(jù)總線，地址總線，控制總線3、系統(tǒng)總線分類和各自的功能特點(diǎn)數(shù)據(jù)總線，地址總線，控制總線4、 總線寬度、總線帶寬的計(jì)算、為什么總線復(fù)用總線寬度：通常是指數(shù)據(jù)總線的根數(shù)總線帶寬：總線的數(shù)

48、據(jù)傳輸速率，即單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)來衡量，單位為MBps(兆字節(jié)每秒)總線復(fù)用：一條信號(hào)線上分時(shí)傳送兩種信號(hào)。通常地址總線與數(shù)據(jù)總線在物理上是分開的兩種總線，地址總線傳輸?shù)刂反a，數(shù)據(jù)總線傳輸數(shù)據(jù)信息。為了提高總線的利用率，優(yōu)化設(shè)計(jì)，特將地址總線和數(shù)據(jù)總線共用一組物理線路，在這組物理線路上分時(shí)傳輸?shù)刂沸盘?hào)和數(shù)據(jù)信號(hào)，即為總線的多路復(fù)用。5、 總線為什么要判優(yōu)，集中總裁的三種方式的特點(diǎn)和優(yōu)缺點(diǎn)總線判優(yōu)控制解決了多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問題。常見的集中式總線控制有三種：鏈?zhǔn)讲樵儭⒂?jì)數(shù)器定時(shí)查詢、獨(dú)立請(qǐng)求；特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡(jiǎn)單，易于擴(kuò)充，對(duì)電路故障

49、最敏感；計(jì)數(shù)器定時(shí)查詢方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過程較復(fù)雜；獨(dú)立請(qǐng)求方式速度最快，但硬件器件用量大，連線多，成本較高6、 總線分幾個(gè)階段，同步和異步特點(diǎn)1、申請(qǐng)分配階段2、 尋址階段3、 傳數(shù)階段4、 結(jié)束階段同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部 件工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度差別不大的場(chǎng)合。 異步通信：指沒有統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作效率。 7、例題3.1 3.2 和3.4第四章1、 存儲(chǔ)器分類和各自特點(diǎn) 圖4.

50、1描述主存儲(chǔ)器、輔助存儲(chǔ)器、緩沖存儲(chǔ)器主存的主要特點(diǎn)是它可以和CPU直接交換信息。輔存是主存儲(chǔ)器的后援存儲(chǔ)器，用來存放當(dāng)前暫時(shí)不用的程序和數(shù)據(jù)，它不能與CPU直接交換信息。緩存用在兩個(gè)速度不同的部件之中，起到緩沖作用。2、 存儲(chǔ)器分幾層，解決了什么問題，速度快慢存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在緩存-主存和主存-輔存這兩個(gè)存儲(chǔ)層次上。 緩存-主存層次在存儲(chǔ)系統(tǒng)中主要對(duì)CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于緩存的速度，而尋址空間和位價(jià)卻接近于主存。 主存-輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)器其容量和位價(jià)接近于輔存，而速度接近于主存。

51、3、存儲(chǔ)容量計(jì)算 存取時(shí)間和存取周期 存儲(chǔ)帶寬計(jì)算4、動(dòng)態(tài)RAM為什么要刷新，刷新的分類刷新原因：因電容泄漏而引起的DRAM所存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操作； 常用的刷新方法有三種：集中刷新、分散刷新、異步刷新。 集中刷新：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新，存在CPU訪存死時(shí)間。 分散刷新：在每個(gè)讀/寫周期之后插入一個(gè)刷新周期，無CPU訪存死時(shí)間。 異步刷新：是集中刷新和分散刷新的折衷。 7、提高訪存的措施 例題4.61、 高速元件2、 采用層次結(jié)構(gòu)3、 調(diào)整主存的結(jié)構(gòu)8、 什么是高速緩存，為什么設(shè)置高速緩存，解決了什么問題高速緩存就是高速緩沖存儲(chǔ)器。用來解決主存與CPU速度的不匹配問題。9、例題 4.7 4.8 4.910、 CACHE-主存地址映射幾種方式下主存和CACHE地址構(gòu)成？幾種映射方式的優(yōu)缺點(diǎn)，掌握組相聯(lián)和直接映射主要有三種地址映射方式分別為全相聯(lián)映射、直接相聯(lián)映射和組相聯(lián)映射。 1. 全相聯(lián)映射 全相聯(lián)映射是指主存中任一塊都可以映射到Cache中任一塊的方式。 全相聯(lián)映射方式的優(yōu)點(diǎn)是Cache的空間利用率高但缺點(diǎn)是相聯(lián)存儲(chǔ)器龐大比較電路復(fù)雜因此只適合于小容量的Cache之用。2. 直接相聯(lián)映