計算機(jī)組成原理試題

1、第一章問答1 什么是計算機(jī)系統(tǒng)？說明計算機(jī)系統(tǒng)的層次結(jié)構(gòu)。2 畫出計算機(jī)硬件基本組成框圖，通過解題過程說明每一功能部件的作用及它們之間的信息流向。3 什么是主機(jī)？什么是CPU? 什么是存儲器？簡述它們的功能。4什么是指令？什么是程序？5機(jī)器語言、匯編語言、高級語言有何區(qū)別？6什么是機(jī)器字長、指令字長、存儲字長？7 如何理解計算機(jī)體系結(jié)構(gòu)和計算機(jī)組成？8解釋英文縮寫的含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O。1.馮諾依曼結(jié)構(gòu)的特點是 。2.計算機(jī)系統(tǒng)由 系統(tǒng)和 系統(tǒng)構(gòu)成。3.計算機(jī)硬件包括： 、 、 、 、和 。其中 、 和 、是組成 、 和 可統(tǒng)稱為CP

2、U。4.基于 原理的馮諾依曼計算機(jī)工作方式的基本特點是 。5. 和 都存放在寄存器中， 能自動識別它們。6.指令的解釋是由計算機(jī)的 來完成的，運(yùn)算器用來完成 。7.軟件是各種指揮計算機(jī)工作的 總稱，可大致分為 和 兩大類。前者的主要作用是充分發(fā)揮硬件功能及方便用戶，最典型的如 。8.存儲器可分為主存和 ，程序必須存于 內(nèi)，CPU才能執(zhí)行其中的指令。1、馮諾依曼計算機(jī)結(jié)構(gòu)的核心思想是 。A二進(jìn)制運(yùn)算 B有存儲信息的功能C運(yùn)算速度快 D存儲程序控制2完整的計算機(jī)系統(tǒng)應(yīng)包括 。A運(yùn)算器、存儲器、控制器 B外部設(shè)備和主機(jī)C主機(jī)和實用程序 D配套的硬件設(shè)備和軟件系統(tǒng)3對計算機(jī)的軟硬件資源進(jìn)行管理，是 的

3、功能。A操作系統(tǒng) B數(shù)據(jù)庫管理系統(tǒng)C語言處理程序 D用戶程序4.計算機(jī)硬件能夠直接執(zhí)行的只有 。A機(jī)器語言 B匯編語言C機(jī)器語言和匯編語言 D各種高級語言5 下列描述中 是正確的。A. 控制器能理解、解釋并執(zhí)行所有的指令及存儲結(jié)果B. 一臺計算機(jī)包括輸入、輸出、控制、存儲及算數(shù)邏輯運(yùn)算五個部件C. 所有的數(shù)據(jù)運(yùn)算都在CPU的控制器中完成D. 以上答案都正確6 用以指定待執(zhí)行指令所在地址的是 。A. 指令寄存器 B.數(shù)據(jù)計數(shù)器 C. 程序計數(shù)器 D. 累加器7馮諾依曼機(jī)工作方式的基本特點是 。A.多指令流單數(shù)據(jù)流 B.按地址訪問并順序執(zhí)行指令C.堆棧操作 D.存儲器按內(nèi)容選擇 8 可區(qū)分存儲單元

4、中存放的是指令還是數(shù)據(jù)A.存儲器 B. 運(yùn)算器 C.控制器 D.用戶9 存放預(yù)執(zhí)行指令的寄存器是 。A.MAR B.PC C.MDR D.IR10 在CPU中跟蹤指令后繼地址的寄存器是 。A.MAR B.IR C.PC D.MDR11.只有當(dāng)程序執(zhí)行時，它才會將源程序翻譯成機(jī)器語言，而且一次只能讀取、翻譯并執(zhí)行源程序中的一行 ，此程序稱為 。A目標(biāo)程序 B編譯程序C解釋程序 D匯編程序第二章1設(shè)浮點數(shù)字長16位，其中階碼5位（含1位階符），尾數(shù)11位（含1位數(shù)符），當(dāng)階碼的基值分別為2和8時：（1）說明2和8在浮點數(shù)中如何表示；（2）當(dāng)階碼的尾數(shù)均用補(bǔ)碼表示，且尾數(shù)采用規(guī)格化表示時，給出兩種情

5、況下所能表示的最大正數(shù)真值和非零最小正數(shù)真值；（3）數(shù)的表示范圍有什么不同？2討論三種機(jī)器數(shù)在算術(shù)左移或右移時，對結(jié)果的影響（指出何時正確，何時有誤）。3在定點機(jī)中采用單符號位，如何判斷補(bǔ)碼加減運(yùn)算是否溢出，有幾種方案？4已知二級制數(shù)x=0.1010，y=-0.0110，用原碼一位乘法計算xy原，并還原成真值。5 已知二級制數(shù)x=-0.1011，y=-0.1101，用補(bǔ)碼一位乘法計算xy補(bǔ)。6 已知二級制數(shù)x=0.10110，y=-0.11111，用加減交替法計算xy，機(jī)器數(shù)形式自定。7已知二級制數(shù)x=-0.1001，y=-0.1101，用補(bǔ)碼加減交替法計算xy補(bǔ)，并給出商與余數(shù)的真值。8試用

6、74181和74182器件設(shè)計以下兩種方案的32位ALU（只需畫出進(jìn)位之間的聯(lián)系），并比較兩種方案的速度及集成電路片數(shù)。（1）采用單重分組（組內(nèi)并行進(jìn)位，組間串行進(jìn)位）進(jìn)位結(jié)果；（2）采用雙重分鐘（二級先行進(jìn)位）進(jìn)位結(jié)構(gòu)。填空1. 設(shè)X=-69，n=8（含符號位），則X的原碼為 ，X的補(bǔ)碼為 ，X的移碼為 。2. 設(shè)機(jī)器字長為8位，X=78，Y=-97，則X原= B, X補(bǔ)= B Y原= B, Y補(bǔ)= B3. 階碼8位（最左一位為符號位），用移碼表示，尾數(shù)為24位（最左一位為符號位），用規(guī)格化補(bǔ)碼表示，則它能表示的最大正數(shù)的階碼為 ，尾數(shù)為 ；絕對值最小的負(fù)數(shù)的階碼為 ，尾數(shù)為 。（以上回答用

7、二進(jìn)制書寫）4. 當(dāng)浮點數(shù)的尾數(shù)為補(bǔ)碼時，其為規(guī)格化數(shù)應(yīng)滿足的條件為 。5. 影響并行加法器速度的關(guān)鍵因素是 。6. 向左規(guī)格化的規(guī)則為：尾數(shù) ，階碼 。7. 運(yùn)算器的基本功能是實現(xiàn) 和運(yùn)算 。8.機(jī)器數(shù)為補(bǔ)碼，字長16位（含1位符號位），用十六進(jìn)制寫出對應(yīng)于小數(shù)定點機(jī)的最大正數(shù)補(bǔ)碼是 ，最小負(fù)數(shù)補(bǔ)碼是 。9.在小數(shù)定點機(jī)中，采用1位符號位，若寄存器內(nèi)容為10000000，當(dāng)它分別表示為原碼、補(bǔ)碼和反碼時，其對應(yīng)的真值分別為 、 和 （均用十進(jìn)制表示）。10.機(jī)器數(shù)字長為八位（含一位符號位），當(dāng)x=-128（十進(jìn)制）時，其對應(yīng)的二進(jìn)制為 ，x原= ，x反= ，x補(bǔ)= ，x移= 。11.采用浮點

8、表示時，若尾數(shù)為規(guī)格化形式，則浮點數(shù)的表示范圍取決于 的位數(shù)，精度取決于 的位數(shù)， 確定浮點數(shù)的正負(fù)。12.一個浮點數(shù)，當(dāng)其尾數(shù)右移時，欲使其值不變，階碼必須 。尾數(shù)右移一位，階碼 。13.已知寄存器位數(shù)為八位，機(jī)器數(shù)為補(bǔ)碼（含兩位符號位），設(shè)其內(nèi)容為0010 1101，算數(shù)左移一位后得 ，此時機(jī)器數(shù)符號位 ；算數(shù)右移一位后得 ，此時機(jī)器數(shù)符號位 。14.在補(bǔ)碼除法中，設(shè)x補(bǔ)為被除數(shù)，y補(bǔ)為除數(shù)。除法開始時，若x補(bǔ)和y補(bǔ)同號，需做 操作，得余數(shù)R補(bǔ)，若R補(bǔ)和y補(bǔ)異號，上商 ，再做 操作。若機(jī)器數(shù)為八位（含一位符號位），共需上商 次，且最后一次上商 。15.浮點運(yùn)算器由 和 組成，它們都是 運(yùn)算

9、器。前者只要求能執(zhí)行 運(yùn)算，后者要求能運(yùn)行 運(yùn)算。16.為提高運(yùn)算器的速度，通?？刹捎?、 、和 三中方法。17.算術(shù)/邏輯運(yùn)算單元74181ALU可以對 位信息完成 種 運(yùn)算和 種 運(yùn)算。18.進(jìn)位的邏輯表達(dá)式中有 和 部分，影響速度的是 。單選1. 定點8位字長的字，采用2的補(bǔ)碼表示時，一個字所表示的整數(shù)范圍是 。A. -128127 B-129128C-127127 D-1281282. 一個8位二進(jìn)制整數(shù)，若采用補(bǔ)碼表示，且由4個1和4個0組成，則最小值為 。A. -120 B-7C-112 D-1213. 在定點機(jī)中，下列說法錯誤的是 。A. 除補(bǔ)碼外，原碼和反碼不能表示-1B+0的

10、原碼不等于-0的原碼C+0的反碼不等于-0的反碼 D對于相同的機(jī)器字長，補(bǔ)碼比原碼和反碼能多表示一個負(fù)數(shù)4. 設(shè)浮點數(shù)階碼的基數(shù)是8，下列浮點數(shù)尾數(shù)中規(guī)格化數(shù)是 。A. 11.111000 B00.000111C11.101010 D11.1111015. 在定點機(jī)中執(zhí)行算術(shù)運(yùn)算時會產(chǎn)生溢出，其原因是 。A. 主存容量不夠 B操作數(shù)過大C操作數(shù)地址過大 D運(yùn)算結(jié)果無法表示6 在補(bǔ)碼加減交替除法中，參加操作的數(shù)是 ，商符是 。A.絕對值的補(bǔ)碼 在形成商值中自動形成B.補(bǔ)碼 在形成商值的過程中自動形成C.補(bǔ)碼 由兩數(shù)符號位異或形成D.絕對值的補(bǔ)碼 由兩數(shù)符號位異或形成7 兩補(bǔ)碼相加，采用一位符號位

11、，則當(dāng) 時，表示結(jié)果溢出。A.最高位有進(jìn)位 B.最高位進(jìn)位和次高位進(jìn)位異或結(jié)果為0C.最高位為1D最高位進(jìn)位和次高位進(jìn)位異或結(jié)果為18 在浮點機(jī)中，判斷補(bǔ)碼規(guī)格化形式的原則是 。A.尾數(shù)的第一數(shù)位為1，數(shù)符為1B.尾數(shù)的符號位與第一數(shù)位相同 C. 尾數(shù)的符號位與第一數(shù)位不同 D.階符與數(shù)符不同9 設(shè)機(jī)器數(shù)字長8位（含2位符號位），若機(jī)器數(shù)DAH為補(bǔ)碼，則算術(shù)左移一位得 ，算術(shù)右移一位得 。A.B4H EDH B.F4H 6DH C.B5H EDH D.B4H 6DH10 串行運(yùn)算器結(jié)構(gòu)簡單，其運(yùn)算規(guī)律是 。A.由低位到高位先行進(jìn)行進(jìn)位運(yùn)算B. 由低位到高位先行進(jìn)行借位運(yùn)算C.由低位到高位逐位運(yùn)

12、算D.由高位到低位逐位運(yùn)算多選1下面有關(guān)浮點運(yùn)算器的描述中，正確的是 。A.浮點運(yùn)算器可用兩個松散連接的定點運(yùn)算部件（階碼部件和尾數(shù)部件）來實現(xiàn)B.階碼部件可實現(xiàn)加、減、乘、除四種運(yùn)算C.階碼部件只進(jìn)行加、減和比較操作D.尾數(shù)部件只進(jìn)行乘、除操作2 下面有關(guān)定點補(bǔ)碼乘法器的描述中，正確的句子是 。A.被乘數(shù)的符號和乘數(shù)的符號都參加運(yùn)算B.乘數(shù)寄存器必須具有右移功能，并增設(shè)一位附加位，其初態(tài)為“1”C.被乘數(shù)寄存器也必須具有右移功能D.用計數(shù)器控制乘法次數(shù)第三章1.在多級存儲體系中，cache的主要功能是 ，虛擬存儲器的主要功能是 。2.SRAM靠 存儲信息，DRAM靠 存儲信息。 存儲器需要定

13、時刷新。3.動態(tài)半導(dǎo)體存儲器的刷新一般有 、 和 。4.一個512KB的存儲器，其地址線和數(shù)據(jù)線的總和是 。5.若RAM芯片里有1024個單元，用單譯碼方式，地址譯碼器有 條輸出線；用雙譯碼方式，地址譯碼器有 條輸出線。6.高速緩沖存儲器中保存的信息是主存信息的 。7.主存、快速緩沖存儲器、通用寄存器、磁盤、磁帶都可用來存儲信息，按存取時間由快至慢排列，其順序是 。8. 、 和 組成三級存儲系統(tǒng)，分級的目的是 。9.用1K1位的存儲芯片組成容量為64K8位的存儲器，共需 片，若將這些芯片分裝在幾塊板上，設(shè)每塊板的容量為 4K 8 位，則該存儲器所需的地址碼總位數(shù)是 ，其中 位用于選板， 位用于

14、選片， 位用于存儲芯片的片內(nèi)地址。10.最基本的數(shù)字磁記錄方式 、 、 、 、 、和 六種。11.緩存是設(shè)在 和 之間的一種存儲器，其速度 匹配，其容量與 有關(guān)。12.Cache是一種 存儲器，用來解決CPU與主存之間 不匹配的問題?，F(xiàn)代的Cache可分為 和 兩級，并將 和 分開設(shè)置。13.反映存儲器性能的三個指標(biāo)是 、 、和 ，為了解決這三方面的矛盾，計算機(jī)采用 體系結(jié)構(gòu)。14.存儲器的帶寬是指 ，如果存儲周期為TM，存儲字長為n位則存儲器帶寬位 ，常用的單位是 或 。為了加大存儲器的帶寬可采用 、和 。1在磁盤和磁帶這兩種磁介質(zhì)存儲器中，存取時間與存儲單元的物理位置有關(guān)，按存儲方式分 。

15、A二者都是順序存取 B二者都是直接存取C磁盤是直接存取，磁帶是順序存取 D磁帶是直接存取，磁盤是順序存取2若存儲周期250ns，每次讀出16位，則該存儲器的數(shù)據(jù)傳送率為 。A4106 B/s B4MB/sC8106 B/s D8MB/s3以下哪種類型的存儲器速度最快 。ADRAM BROMCEPROM DSRAM4下述說法中正確的是 。A半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶 B動態(tài)RAM是易失性RAM，而靜態(tài)RAM中的存儲信息是不易失C半導(dǎo)體RAM是易失性RAM，但只要電源不斷電所存信息是不丟失的 D半導(dǎo)體RAM是非易失性的RAM5 SRAM芯片，其容量為10248，除電源和接地端外

16、，該芯片最少引出線數(shù)為 。A16 B17 C20 D216 存儲器容量為32K16，則 。A地址線為16根，數(shù)據(jù)線為32根 B地址線為32根，數(shù)據(jù)線為16根C地址線為15根，數(shù)據(jù)線為16根 D地址線為16根，數(shù)據(jù)線為15根7某計算機(jī)字長為32位，存儲器容量為4MB，按字編址，其尋址范圍是0到 。A220-1 B221-1 C223-1 D224-18 設(shè)機(jī)器字長為32位，一個容量為16MB的存儲器，CPU按半字尋址，其可尋址的單元數(shù)是 。A224 B223 C222 D2219一個四體并行低位交叉存儲器，每個模塊的容量是64K32位，存取周期為200ns，在下述說法中 是正確的。A在200ns

17、內(nèi)，存儲器能向CPU提供256位二進(jìn)制信息B在200ns內(nèi)，存儲器能向CPU提供128位二進(jìn)制信息C在50ns內(nèi)，每個模塊能向CPU提供32位二進(jìn)制信息10 雙端口存儲器發(fā)生讀寫沖突的情況是 。A左端口與右端口地址碼不同 B左端口與右端口地址碼相同 C左端口與右端口數(shù)據(jù)碼相同 D左端口與右端口數(shù)據(jù)碼不同 11容量為64塊的cache采用組相連映射方式，字塊大小為128個字，每4塊為一組。若主存4096塊，且以字編址，那么主存地址和主存標(biāo)記的位數(shù)分別為 。A16，6 B17，6 C18，8 D19，812 Cache的地址映像中 比較多的采用“按內(nèi)容尋址”的相聯(lián)存儲器來實現(xiàn)。A直接映像 B全相聯(lián)

18、映像 C組相聯(lián)映像1 要求用128K16的SRAM芯片組成512K16的隨機(jī)存儲器，用64K16的EPROM的芯片組成128K16的只讀存儲器。試問：（1）數(shù)據(jù)寄存器多少位？（2）地址寄存器多少位？（3）兩種芯片各需多少片？（4）若EPROM的地址從00000H開始，RAM的地址從60000H開始，寫出各芯片的地址分配情況。2 已知地址總線A15A0，其中A0是最低位。用ROM芯片（4K4）和RAM芯片（2K8）組成一個半導(dǎo)體存儲器，按字節(jié)編址。該存儲器ROM區(qū)的容量為16KB，RAM的容量為10KB。（1）組成該存儲器需用多少塊ROM芯片和RAM芯片？（2）該存儲器一共需要多少根地址總線？R

19、OM芯片、RAM芯片各需連入哪幾根地址線？（3）需設(shè)置多少個片選信號，分別寫出各片選信號的邏輯式。3 CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns。求：cache主存系統(tǒng)的命中率、平均訪問時間和效率。4 某機(jī)CPU可尋址的最大存儲空間為64KB，存儲器按字節(jié)編址，CPU的數(shù)據(jù)總線寬度為8位，可提供一個控制器信號為RD。目前系統(tǒng)中使用的存儲器容量為8KB，其中：4KB為ROM，擬采用容量為2K8的ROM芯片，其地址范圍為0000H0FFFH。4KB為RAM，擬采用4K2的RAM芯片，其地址范圍

20、為4000H4FFFH。（1）需RAM和ROM芯片各多少片？（2）畫出CPU與存儲器之間的連接圖（譯碼器自定）。5 設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用MREQ做訪存控制信號，用R/W作為讀寫命令信號。自選各類存儲芯片，畫出CPU與存儲芯片的連接圖。要求：（1）上面的8KB是系統(tǒng)程序區(qū)，與其相鄰的8KB是系統(tǒng)程序工作區(qū)，最小16KB為用戶程序區(qū)。（2）寫出每片存儲芯片的類型及地址范圍（用十六進(jìn)制表示）。（3）用一個38譯碼器或其他門電路（門電路自定）。詳細(xì)畫出存儲芯片的選片邏輯。6 假設(shè)主存容量為512K16位cache容量為409616位，塊長為4個16位的字，訪存地址為字地址。（1）在

21、直接映射方式下，設(shè)計主存的地址格式。（2）在全相聯(lián)映射方式下，設(shè)計主存的地址格式。（3）在二路組相連映射方式下，設(shè)計主存的地址格式。（4）若主存容量為512K32位，塊長不變，在四路組相連映射方式下，設(shè)計主存的地址格式。7 沒某微機(jī)的尋址范圍為64K，接有8片8K的存儲芯片，存儲芯片的片選信號為CS，要求：（1）畫出選片譯碼邏輯電路(可選用741 38譯碼器)。（2）寫出每片RAM的二進(jìn)制地址范圍。（3）如果運(yùn)行時發(fā)現(xiàn)不論往哪片RAM存放8K數(shù)據(jù)，以4000H為起始地址的存儲芯片都有與之相同的數(shù)據(jù)，分析故障原因。（4）若出現(xiàn)譯碼中的地址線A13與CPU斷線，并搭接到地電平上的故障，后果如何？8

22、 設(shè)某計算機(jī)采用直接映像Cache，已知主存容量為4MB，Cache容量4096B，字塊長度為8個字（32位/字）（1）畫出反映主存與Cache映像關(guān)系的主存地址各字段分配框圖，并說明每個字段的名稱及位數(shù)。（2）設(shè)Cache初態(tài)為空，若CPU依次從主存第0，1，99號單元讀出100個字(主存一次讀出一個字)，并重復(fù)接此次序讀10次，問命中率為多少？ （3）如果Cache的存取時問是50ns，主存的存取時間是500 ns根據(jù)(2)求出的命中率，求平均存取時間。（4）計算cachr主存系統(tǒng)的救率。9 一個Cache-主存系統(tǒng)，采用50 MHs的時鐘，0存儲器以每一個時鐘周期(簡稱周期)傳輸一個字的

23、速率，連續(xù)傳輸8個字以支持塊長為8個字的Cache，每字4個字節(jié)。假設(shè)讀操作所花的時同是：1個周期接收地址，3個周期延遲，8個周期傳輸8個字；寫操作所花的時間是：1個周期接受地址，2個周期延遲，8個周期傳輸8個字，3個周期恢復(fù)和寫入糾錯碼。求出對下述幾種情況的存儲器最大帶寬。（1）全部訪問為讀操作。（2）全部訪問為寫操作。（3）65的訪問為讀操作，35的訪問為寫操作；1 DRAM存儲器為什么要刷新？采用何種方式刷新？2 存儲器系統(tǒng)的層次結(jié)構(gòu)可以解決什么問題？實現(xiàn)存儲器層次結(jié)構(gòu)的先決條件是什么？用什么來度量？3 試比較主存、輔存、緩存、控存、虛存。4 存儲器的主要功能是什么？如何衡量存儲器的性能

24、？為什么要把存儲系統(tǒng)分成若干不同的層次？主要有哪些層次。5 提高訪存速度可采取哪些措施？簡要說明之。6 在Cache管理中，當(dāng)新的主存塊需要調(diào)入Cache時，有幾種替換算法？各有何特點？哪種平均命中率高？第四章1執(zhí)行一條一地址的加法指令共需要 次訪問主存（含取指令）。A1 B2 C3 D42在關(guān)于一地址運(yùn)算類指令的敘述中，正確的是 。A僅有一個操作數(shù)，其地址由指令的地址碼提供 B可能有一個操作數(shù)，也可能有兩個操作數(shù)C一定有兩個操作數(shù)，另一個是隱含的 D指令的地址碼字段存放的一定是操作碼3一個計算機(jī)系統(tǒng)采用32位單字長指令，地址碼為12位，如果定義了250條二地址指令，那么單地址指令的條數(shù)有 。

25、A4K B8KC16K D24K4某計算機(jī)存儲器按字（16位）編址，每取出一條指令后PC值自動+1，說明其指令長度是 。A1字節(jié) B2字節(jié)C3字節(jié) D4字節(jié)5指令系統(tǒng)中采用不同尋址方式的目的主要是 。A可降低指令譯碼難度 B縮短指令字長，擴(kuò)大尋址空間，提高編程靈活性C實現(xiàn)程序控制 6采用變址尋址可擴(kuò)大尋址范圍，且 。A變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中不可變 B變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程中可變C變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中可變7程序控制類指令的功能是 。A進(jìn)行主存和CPU之間的數(shù)據(jù)傳送 B進(jìn)行CPU和設(shè)備之間的數(shù)據(jù)傳送C改變程序執(zhí)行的順序8 對于實現(xiàn)程序

26、浮動提供了較好的支持。A間接尋址 B變址尋址 C相對尋址9 便于處理數(shù)組問題A間接尋址 B變址尋址。 C相對尋址10 有利于編制循環(huán)程序。A基址尋址 B相對尋址 C寄存器間址1、某計算機(jī)的指令系統(tǒng)定長為16位，采用擴(kuò)展操作碼，操作數(shù)地址需4位。該指令系統(tǒng)已有三地址指令M條，二地址指令N條，沒有零地址指令。問：最多含有多少條一地址指令？2、某機(jī)器指令碼長度16位，地址碼長度都為6位，包含單地址指令、雙地址指令和零地址指令，試問單地址指令最多能有多少條，此時雙地址指令和零地址指令各位多少條？3、某機(jī)主存容量為4MB16,且存儲字長等于指令字長，若該機(jī)指令系統(tǒng)可完成108種操作，操作碼位數(shù)固定，且具

27、有直接、間接、變址、基址、相對、立即等6種尋址方式，試回答：（1）畫出一地址指令格式，并指出各字段的作用；（2）該指令直接尋址的最大范圍；（3）一次間址和多次間址的尋址范圍；（4）立即數(shù)的范圍（十進(jìn)制表示）；（5）相對尋址的位移量（十進(jìn)制表示）；（6）上述6種尋址方式的指令哪一種執(zhí)行時間最短？哪一種最長？為什么？哪一種便于程序浮動？哪一種最適合處理數(shù)組問題？4、CPU的雙操作數(shù)指令格式如圖41所示。4 3 3 3 3OPMdRdMsRs圖41一種雙操作數(shù)指令格式OP為4位操作碼，Md和Ms分別為3位目的和源操作數(shù)尋址方式，Rd和Rs分別為3位目的和源寄存器號。問：（1）計算機(jī)設(shè)計16種雙操作數(shù)

28、指令是否可?。繛槭裁?？（2）CPU內(nèi)部寄存器增加到16個，在不改變指令長度的條件下，可以用哪兩種方式修改指令格式（畫出修改后的指令格式），將對指令功能產(chǎn)生什么影響？（3）如不降低指令功能，指令長度可變，畫出具有16個寄存器的雙操作數(shù)指令的格式。5、某機(jī)字長16位，直接尋址空間128字，變址時的位移量是-64+63,16個通用寄存器都可以作為變址寄存器，設(shè)計一套指令系統(tǒng)，滿足下列尋址類型的要求。（1）直接尋址的二地址指令3條；（2）變址尋址的一地址指令6條；（3）寄存器尋址的二地址指令8條；（4）直接尋址的一地址指令12條；（5）零地址指令32條。6、某機(jī)字長32位，CPU內(nèi)有32個32位的通用

29、寄存器，設(shè)計一種能容納64種操作的指令系統(tǒng)，設(shè)指令字長等于機(jī)器字長。（1）如果主存可直接或間接尋址，栗用寄存器存儲器型指令，能直接尋址的最大存儲空間是多少？畫出指令格式。（2）如果采用通用寄存器作為基址寄存器，則上述寄存器一存儲器型指令的指令格式有何特點？畫出指令格式并指出這類指令可訪同多大舶存儲空間？7、某機(jī)存儲器容量為64K16位，該機(jī)訪存指令格式如圖42下：OPMIXA 0 3 4 5 6 7 8 15 圖42 15題訪存指令格式其中M為尋址模式：0為直接尋址，l為基址尋址，2為相對尋址，3為立即尋址；I為間址特征(I=l間址)；x為變址特征(X=l變址)。設(shè)PC為程序計數(shù)器，RX為變址

30、寄存器，RB為基址寄存器，試問：（1）該指令能定義多少種操作?（2）立即尋址操作數(shù)的范圍。（3）在非間址睛況下，除立即尋址外，寫出每種尋址方式計算有效地址的表達(dá)式。（4）設(shè)基址寄存囂為14位，在非變址直接基址尋址時，指令的尋址范圍是多少？（5）間接尋址時，尋址范圍是多少7若允許多重間址，尋址范圍又是多少？8、設(shè)某及共能完成120種操作，CPU有8個通用寄存器（12位），主存容量為16K字，采用寄存器-存儲器型指令。（1）欲使指令可直接訪問主存的任一地址，指令字長應(yīng)取多少位？（2）若在上述設(shè)計的指令字中設(shè)置一尋址特征位X,且X=0表示某個寄存器作基址寄存器，畫出指令格式。試問采用基址尋址可否訪問

31、主存的任一單元？為什么？如不能，提出一種方案，使指令可訪問主存的任一位置。（3）若指令字長等于存儲字長，且主存容量擴(kuò)大到64K，在不改變硬件結(jié)構(gòu)的前提下，可采用什么方法使指令可訪問存儲器的任一位置？9、設(shè)指令字長為16位，每個地址碼為6位，采用擴(kuò)展操作碼技術(shù)，設(shè)計12條二地址指令,96條一地址指令，50條零地址指令。列出操作碼的擴(kuò)展形式并計算操作碼的平均長度。1.根據(jù)操作數(shù)所在位置，指出其尋址方式：操作數(shù)在寄存器中，稱為 尋址方式；操作數(shù)地址在寄存器中，稱為 尋址方式；操作數(shù)在指令中，稱為 尋址方式；操作數(shù)地址在指令中，為 尋址方式。操作數(shù)的地址，為某一個寄存器中的內(nèi)容與位移之和，則可以是 、

32、 和 尋址方式。2.設(shè)字長和指令長度均為24位，若指令系統(tǒng)可完成108種操作，且具有直接、間接（一次間址）、變址、基址、相對、立即等6種尋址方式，則在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占 位，尋址特征位占 位，可直接尋址的范圍是 ，一次間址的范圍是 。3.指令字中的地址碼字段（形式地址）有不同的含意，它是通過 體現(xiàn)的，因為通過某種方式的變換，可以得出 地址。常用的指令地址格式有 、 、 和 四種。4.立即尋址的指令其指令的地址字段指出的不是 ，而是 。5.變址尋址和基址尋址的區(qū)別是：基址尋址中基址寄存器提供 ，指令的地址碼字段提供 。而變址尋址中變址寄存器提供 ，指令的地址碼字段提

33、供 。6.指令尋址的基本方式有兩種，一種是 尋址方式，其指令地址由 給出，另一種是 尋址方式，其指令地址由 給出。7.不同機(jī)器的指令系統(tǒng)各不相同，一個較完善的指令系統(tǒng)應(yīng)該包括 、 、 、 、 、等類指令。8.某機(jī)采用三地址格式指令，共能完成50種操作，若機(jī)器可在1K地址范圍內(nèi)直接尋址，則指令字長應(yīng)取 位，其中操作碼占 位，地址碼占 位。9.RISC指令系統(tǒng)選取使用頻率較高的一些 指令，復(fù)雜指令的功能由 指令的組合來實現(xiàn)。其指令長度 ，指令格式種類 ，尋址方式種類 ，只有取數(shù)/存數(shù)指令訪問存儲器，其余指令的操作都在寄存器之間進(jìn)行，且采用流水線技術(shù)，大部分指令在 時間內(nèi)完成。10.操作數(shù)的地址直接

34、在指令中給出的尋址方式是 。多選1下列敘述中， 能反映RISC的特征。A豐富的尋址方式 B指令執(zhí)行采用流水方式C控制器采用微程序設(shè)計D指令長度固定2下列敘述中， 能反映CISC的特征。A豐富的尋址方式 B控制器采用組合邏輯設(shè)計C指令字長固定D大多數(shù)指令需要多個時鐘周期才能執(zhí)行完成E各種指令都可以訪存F只有LOAD/STORE指令可以訪存G采用優(yōu)化編譯技術(shù)第五章1在CPU中跟蹤指令后繼地址的寄存器是 。A. 主存地址寄存器 B程序計數(shù)器C指令寄存器 D狀態(tài)標(biāo)志寄存器2微操作信號發(fā)生器的作用是 。A. 從主存中取出指令 B完成指令操作碼的分析功能C產(chǎn)生控制時序 D產(chǎn)生各種微操作控制信號3三級時序系

35、統(tǒng)提供的三級時序信號是 。A. 指令周期、機(jī)器周期。節(jié)拍 B指令周期、機(jī)器周期、時鐘周期C機(jī)器周期、節(jié)拍、脈沖 D指令周期、微指令周期、時鐘周期4下列說法中正確的是 。A. 微程序控制方式與硬布線控制方式相比較，前者可以使指令的執(zhí)行速度更快 B若采用微程序控制方式，則可用PC取代PCC控制存儲器可以用掩膜ROM、EPROM或閃速存儲器實現(xiàn) D指令周期也稱為CPU周期5微程序控制器的速度比硬布線控制器慢，主要是因為 。A. 增加了從磁盤存儲器讀取微指令的時間 B增加了從主存儲器讀取微指令的時間C增加了從指令寄存器讀取微指令的時間 D增加了從控制存儲器讀取微指令的時間6微程序控制器中，機(jī)器指令與微

36、指令的關(guān)系是 。A. 每一條機(jī)器指令由一條微指令來執(zhí)行 B一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行C一段機(jī)器指令組成的程序可由一個微程序來執(zhí)行 D每一條微指令由一條機(jī)器指令來解釋執(zhí)行7以下關(guān)于CISC/RISC計算機(jī)的敘述中，錯誤的是 。A. RISC中機(jī)器指令比CISC機(jī)器指令簡單 BRISC種通用寄存器比CISC多CCISC機(jī)器采用微碼比RISC多 DCISC 比RISC機(jī)器可以更好地支持高級語言8在下列說法中 是錯誤的。A.計算機(jī)的速度完全取決于主頻B.計算機(jī)的速度不完全取決于主頻C.計算機(jī)的速度與主頻、機(jī)器周期內(nèi)平均含時鐘周期數(shù)及機(jī)器的平均指令執(zhí)行速度有關(guān)9以下敘述中是錯誤的

37、。A.取指令操作是控制器固有的功能，不需要在操作碼控制下完成 B.所有指令的取指令操作都是相同的 C.在指令長度相同的情況下，所有指令的取指操作都是相同的10在微指令的控制方式中，若微指令命令個數(shù)已確定，則 。A.直接控制方式和編碼控制方式不影響微指令的長度 B.直接控制方式的微指令字長比編碼控制方式的微指令字長短 C.編碼控制方式的微指令字長比直接控制方式的微指令字長短11機(jī)器指令（除轉(zhuǎn)移類指令外）代碼中的地址字段用于 ，微指令代碼中的地址字段用于 。A.確定執(zhí)行順序 B.存取地址 C.存取數(shù)據(jù)12下列敘述中正確的是 。A.微程序控制方式和硬連線控制方式相同，前者可以使指令的執(zhí)行速度更快B.

38、采用微程序控制方式，可用PC代替PCC.控制存儲器可用掩膜ROM、ERPOM實現(xiàn)1.控制器由于設(shè)計方法的不同可分為 型、 型和 型控制器。2.控制器在生成各種控制信號時，必須按照一定的 進(jìn)行，以便對各種操作實施時間上的控制。3.微程序控制的計算機(jī)中的控制存儲器CM是用來存放 的。4.在微指令的字段編碼法中，操作控制字段的分段并非是任意的，必須遵循的分段原則中包括：把 性的微命令分在同一段內(nèi)；一般每個小段要留出一個狀態(tài)，表示 。5.微指令分為 和 微指令兩類， 微指令可以同時執(zhí)行若干個微操作，所以執(zhí)行機(jī)器指令的速度比 微指令快。6.在CPU中，指令寄存器的作用是 ，其位數(shù)取決于 ；程序計數(shù)器的作

39、用是 ，其位數(shù)取決于 。7.指令周期是 ，最基本的指令周期包括 和 。8.根據(jù)CPU訪存的性質(zhì)不同，可將CPU的工作周期分為 、 、 和 。9.中斷判優(yōu)可通過 和 實現(xiàn)，前者速度更快。10.中斷服務(wù)程序的入口地址可通過 和 尋找。11.在硬件向量法中，可通過兩種方式找到服務(wù)程序的入口地址，一種是 ，另一種是 。12.CPU從主存取出一條指令并執(zhí)行該指令的時間叫做 ，它常常用若干個 來表示，而后者又包含有若干個 。13.機(jī)器X和Y的主頻分別是8MHz和12MHz，則X機(jī)的時鐘周期為 s。若X機(jī)的平均指令執(zhí)行速度為0.4MIPS，則X機(jī)得平均指令周期為 s。若兩個機(jī)器的機(jī)器周期內(nèi)時鐘周期數(shù)相等，則

40、Y機(jī)得平均執(zhí)行速度為 MIPS。14.一個主頻為25MHz的CPU，平均每條指令包含2個機(jī)器周期，每個機(jī)器周期包含2個時鐘周期，則計算機(jī)的平均速度是 。如果每兩個機(jī)器周期中有一個用于訪存，而存儲器速度較慢，需再插入2個時鐘周期，此時指令周期為 s。15.微指令格式可分為 型和 型兩類，其中 型微指令用較長的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。16.某計算機(jī)采用微程序控制，微指令字中操作控制字段共16位，若采用直接控制，則可以定義 種微操作，此時一條微指令最多可同時啟動 個微操作。若采用編碼控制，并要求一條微指令需同時啟動4個微操作，則微指令字中的操作控制字段應(yīng)分 段，若每個字段的微命令數(shù)相同，這樣

41、的微指令格式最多可包含 個微操作命令。1、某機(jī)采用微程序控制方式，微指令字長24位，采用水平型編碼控制的微指令格式，斷定方式。共有微命令30個，構(gòu)成4個互斥類，各包含5個、8個、14個和3個微命令，外部條件共3個。（1）控制存儲器的容量應(yīng)為多少？（2）設(shè)計出微指令的具體格式。2、一CPU數(shù)據(jù)通路為雙總線結(jié)構(gòu)，如圖5-1所示。IR為指令寄存器；PC為程序計數(shù)器（具有自增1功能），M為主存（受R/M信號控制），MAR為主存地址寄存器，MDR為主存數(shù)據(jù)寄存器，ALU由+、-控制信號決定可完成何種操作，G控制一個門電路，除MAR、X、Y的輸出端為直通線不受控之外，其余寄存器均有in、out控制信號。圖

42、5-1 未標(biāo)出控制信號的雙總線結(jié)構(gòu)圖（1）標(biāo)出各寄存器的in、out控制信號。（2）設(shè)計微指令格式，并說明各字段意義。（3）SUB R2，R0指令完成（R0）-（R2）R0的功能操作，寫出該指令從取指令開始的執(zhí)行過程。（4）寫出取指令的各條微指令的代碼。3、圖5-2所示是雙總線結(jié)構(gòu)的機(jī)器。圖中IR為指令寄存器，PC為程序計數(shù)器，MAR為存儲器地址寄存器，M為主存(受R/W信號控制)，MDR為存儲器數(shù)據(jù)寄存器R0、R1、R2、R3、X、Y均為寄存器，AIU由正、負(fù)控制信號決定完成何種操作，挖制信號G控制一個門電路。此外，線上標(biāo)注有控制信號，如Yi袁示寄存器Y的輸入控制信號，R1O表示寄存器R1的

43、輸出控制信號，未標(biāo)字符的線為直通線，不受控制。 ADD R2，R0指令完成(R2)十(R0)R2的操作，畫出其指令周期信息流程圖（假設(shè)指令的地址已放在PC中)，并列出相應(yīng)的微操作控制信號序列。圖5-2 雙總線結(jié)構(gòu)示意4、已知單總線計算機(jī)結(jié)構(gòu)如圖5-3所示，其中XR為變址寄存器，EAR為有效地址寄存器，LATCH為寄存器。假設(shè)指令地址已存于PC中，畫出ADD*D指令周期信息流程圖，并列出相應(yīng)的控制信號序列。5-3 單總線計算機(jī)結(jié)構(gòu)示意圖說明：（1） ADD *D 指令字中*表示相對尋址，D為相對應(yīng)位移量。（2） 寄存器的輸入和輸出均受控制信號控制，如PCi表示PC的輸入控制信號，又如MDRo表示

44、MDR的輸出控制信號。（3） 凡是需要經(jīng)過總線實現(xiàn)寄存器之間的傳送，需在流程圖中注明，如PCBus MAR，相應(yīng)的控制信號為PCo和MARi。5、設(shè)有一運(yùn)算器通路如圖5-4所示，假設(shè)操作數(shù)a和b(均為補(bǔ)碼)已分別放在通用寄存器R1和R2中，ALU有+、一、M(傳送)三種操作功能。（1） 指出互斥性微操作和相容性微操作。 （2） 采用字段直接編碼控制方式，設(shè)計適合此運(yùn)算器的微指令格式。 （3）畫出計算(ab)/2R2的微程序流程圖，試問執(zhí)行周期需要幾條微指令？（4）按設(shè)計的微指令格式，寫出（3）要求的微指令碼點。圖5-4 運(yùn)算器通路框圖6、某機(jī)共有55個微操作控制信號，構(gòu)成5個相斥類的微命令組，

45、各組分別包含4、7、8、l 2和24個徽命令。已知可判定的外部條件有CY和ZF兩個，微指令字長30位。 （1）給出采用斷定方式的水平型微指令格式。 （2）指出控制存儲器的容量。7、16、7、1、8、22種控制信號。試問采用字段直接編碼方式和直接編碼(控制)方式，微指令的操作控制字段各取幾位？9、16、7、1、8、22種控制信號。試問采用字段直接編碼方式和直接編碼(控制)方式，微指令的操作控制字段各取幾位？1、微程序控制和組合邏輯控制哪一種速度更快？為什么？2、什么是指令周期、機(jī)器周期（CPU周期）和T周期？3、中斷周期前和中斷周期后各是CPU的什么工作周期？中斷周期完成什么操作？4、CPU在處

46、理中斷過程中，有幾種方法找到中斷服務(wù)程序的入口地址？舉例說明。5、中斷處理工程中為什么要中斷判優(yōu)？有幾種方法實現(xiàn)？若想改變原定的優(yōu)先級順序，可采取什么措施？6、畫出終端服務(wù)程序的處理流程，若想改變優(yōu)先級可采取什么措施？7、設(shè)機(jī)器 A 的主頻為8 MHz，機(jī)器周期含4個時鐘周期，且該機(jī)的平均指令執(zhí)行速度是0.4 MIPS，試求該機(jī)的平均指令周期和機(jī)器周期。每個指令用期包含幾個機(jī)器周期？ 如果機(jī)器 B的主頻為 12 MHz，且機(jī)器周期也含4 個時鐘周期，試問B機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?8、若某機(jī)主頻為100 MHz，每個指令周期平均包含2個機(jī)器周期，每個機(jī)器周期包含2個時鐘周期。（1）該機(jī)平均指令執(zhí)行進(jìn)度。（2）若頻率不變，但每條指令平均包合5個機(jī)器周