控制器部分習(xí)題解答

1、控制器部分習(xí)題解答一、選擇題1、以下敘述中正確描述的句子是：_。（A、D）A 同一個CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B 同一個CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C 同一個CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D 同一個CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作2、流水CPU 是由一系列叫做“段”的處理線路所組成，和具有m個并行部件的CPU相比，一個 m段流水CPU_。（A）A 具備同等水平的吞吐能力 B不具備同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力3、同步控制是_。（C）A 只適用于CPU控制的方式 B 只

2、適用于外圍設(shè)備控制的方式C 由統(tǒng)一時序信號控制的方式 D 所有指令執(zhí)行時間都相同的方式4、微程序控制器中，機(jī)器指令與微指令的關(guān)系是_。（B） A. 每一條機(jī)器指令由一條微指令來執(zhí)行 B. 每一條機(jī)器指令由一段微指令編寫的微程序來解釋執(zhí)行 C. 每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行 D. 一條微指令由若干條機(jī)器指令組成5、由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機(jī)器周期 通常用_來規(guī)定。（A） A 主存中讀取一個指令字的最短時間 B 主存中讀取一個數(shù)據(jù)字的最長時間 C 主存中寫入一個數(shù)據(jù)字的平均時間 D 主存中讀取一個數(shù)據(jù)字的平均時間6、指令周期是指_。（C

3、） A CPU從主存取出一條指令的時間 ； B CPU執(zhí)行一條指令的時間 ； C CPU從主存取出一條指令加上CPU執(zhí)行這條指令的時間 ； D 時鐘周期時間 ；7、在CPU中跟蹤指令后繼地址的寄存器是_。（B）A 主存地址寄存器 B 程序計(jì)數(shù)器 C 指令寄存器 D 狀態(tài)條件寄存器8、異步控制常用于_作為其主要控制方式。（A） A 在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外圍設(shè)備時 ； B 微型機(jī)的CPU控制中 ； C 組合邏輯控制的CPU中 ； D 微程序控制器中 ；9、微程序控制器中，機(jī)器指令與微指令的關(guān)系是_。（B）A 每一條機(jī)器指令由一條微指令來執(zhí)行 ；B 每一條機(jī)器指令由一段用微指令編成的微程序

4、來解釋執(zhí)行 ；C 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行 ；D 一條微指令由若干條機(jī)器指令組成 ；10、同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因?yàn)橥絺鬏擾。（B、D）A 不需要應(yīng)答信號 ；B 總線長度較短 ；C 用一個公共時鐘信號進(jìn)行同步 ；D 各部件存取時間較為接近 ；11、在某CPU中，設(shè)立了一條等待（WAIT）信號線，CPU在存儲器周期中T的的下降沿采樣WAIT線，請?jiān)谙旅娴臄⑹鲋羞x出正確描述的句子：_。（C、D）A 如WAIT線為高電平，則在T2周期后不進(jìn)入T3周期，而插入一個TW周期 ；B TW周期結(jié)束后，不管WAIT線狀態(tài)如何，一定轉(zhuǎn)入了T3周期 ；C TW周期結(jié)束后，

5、只要WAIT線為低，則繼續(xù)插入一個TW周期，直到WAIT線變高，才轉(zhuǎn)入T3周期 ；D 有了WAIT線，就可使CPU與任何速度的存貯器相連接，保證CPU與存貯器連接時的時序配合；12、操作控制器的功能是_。（D）A.產(chǎn)生時序信號 B.從主存取出一條指令 C.完成指令操作的譯碼D.從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號，以解釋執(zhí)行該指令13、描述流水CPU基本概念不正確的句子是_。（ABC）A.流水CPU是以空間并行性為原理構(gòu)造的處理器B.流水CPU一定是RISC機(jī)器C.流水CPU一定是多媒體CPUD.流水CPU是一種非常經(jīng)濟(jì)而實(shí)用的時間并行技術(shù)14、帶有處理器的設(shè)備一般稱為

6、_設(shè)備。（A）A.智能化 B.交互式 C.遠(yuǎn)程通信 D.過程控制二、填空題1、微程序設(shè)計(jì)技術(shù)是利用A._方法設(shè)計(jì)B._的一門技術(shù)。具有規(guī)整性、可維護(hù)性、C ._等一系列優(yōu)點(diǎn)。（A.軟件 B.操作控制 C.靈活性）2、硬布線器的設(shè)計(jì)方法是：先畫出A. _流程圖，再利用B. _寫出綜合邏輯表達(dá)式，然后用C. _等器件實(shí)現(xiàn)。（A.指令周期 B.布爾代數(shù) C.門電路和觸發(fā)器）3、CPU從A. _取出一條指令并執(zhí)行這條指令的時間和稱為B. _。由于各種指 令的操作功能不同，各種指令的指令周期是C. _。（A.存儲器 B.指令周期 C.不相同的）4、 當(dāng)今的CPU 芯片除了包括定點(diǎn)運(yùn)算器和控制器外，還包括

7、A. _，B. _運(yùn)算器和C. _管理等部件。（A. Cache B. 浮點(diǎn) C. 存儲）5、流水CPU是以A. _為原理構(gòu)造的處理器，是一種非常B. _的并行技術(shù)。目前的C. _微處理器幾乎無一例外的使用了流水技術(shù)。（A.時間并行性 B.經(jīng)濟(jì)而實(shí)用 C.高性能）6、CPU中至少有如下六類寄存器，除了A._寄存器，B._計(jì)數(shù)器，C._寄存器外，還應(yīng)有通用寄存器，狀態(tài)條件寄存器，數(shù)據(jù)緩沖寄存器。（A.指令 B.程序 C.地址）7、硬布線控制器的基本思想是:某一微操作控制信號是A._譯碼輸出,B._信號和 C._信號的邏輯函數(shù).（A.指令操作碼 B.時序 C.狀態(tài)條件）8、CPU周期也稱為A._；

8、一個CPU周期包含若干個B._。任何一條指令的指令周期至少需要C._個CPU周期。（A.機(jī)器周期 B.時鐘周期 C. 2）9、RISC CPU是克服CISC機(jī)器缺點(diǎn)的基礎(chǔ)上發(fā)展起來的，它具有的三個基本要素是：（1）一個有限的A._；（2） CPU配備大量的B._；（3） 強(qiáng)調(diào)C._的優(yōu)化。（A.簡單指令系統(tǒng) B.通用寄存器 C.指令流水線）10、CPU從A_取出一條指令并執(zhí)行這條指令的時間和稱為B_。由于各種指令的操作功能不同，各種指令的時間和是不同的，但在流水線CPU中要力求做到C_。（A存儲器 B 指令周期 C一致）11、CPU中，保存當(dāng)前正在執(zhí)行的指令的寄存器為A_，保存當(dāng)前正在執(zhí)行的指

9、令的地址的寄存器為B_，保存CPU訪存地址的寄存器為C_。（A指令寄存器IR B程序計(jì)數(shù)器PC C內(nèi)存地址寄存器AR）12、并行處理技術(shù)已經(jīng)成為計(jì)算機(jī)發(fā)展的主流。它可貫穿于信息加工的各個步驟和階段概括起來，主要有三種形式：A_并行；B_并行；C_并行。（A時間 B空間 C時間+空間）三、應(yīng)用題1、（11分）已知某機(jī)采用微程序控制方式，其存儲器容量為512×48（位），微程序在整個控制存儲器中實(shí)現(xiàn)轉(zhuǎn)移，可控制微程序的條件共4個，微指令采用水平型格式，后繼微指令地址采用斷定方式，如圖所示： 微命令字段 判別測試字段 下地址字段 操作控制 順序控制 （1） 微指令中的三個字段分別應(yīng)多少位？

10、（2） 畫出對應(yīng)這種微指令格式的微程序控制器邏輯框圖。解：（1）假設(shè)判別測試字段中每一位為一個判別標(biāo)志，那么由于有4個轉(zhuǎn)移條件， 故該字段為4位，（如采用字段譯碼只需3位），下地址字段為9位，因?yàn)榭刂迫萘繛?12單元，微命令字段是（ 48 4 - 9 ）= 35 位。（2）對應(yīng)上述微指令格式的微程序控制器邏輯框圖B1.2如下：其中微地址寄存器對應(yīng)下地址字段，P字段即為判別測試字段，控制字段即為微命令子段，后兩部分組成微指令寄存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存器OP碼，各狀態(tài)條件以及判別測試字段所給的判別標(biāo)志（某一位為1），其輸出修改微地址寄存器的適當(dāng)位數(shù)，從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移。 圖B1.2

11、2、（11分）假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖B2.2所示，其中ALU為16位的加法器（高電平工作），SA 、SB為16位鎖存器，4個通用寄存器由D觸發(fā)器組成，O端輸出，其讀寫控制如下表所示：W WA0WA1選擇 1 1 1 1 0 0 0 1 1 x 0 1 0 1 xR0R1R2R3不寫入寫控制 讀控制R0 RA0RA1選擇 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不讀出 圖B2.2 要求：（1）設(shè)計(jì)微指令格式。 （2）畫出ADD，SUB兩條微指令程序流程圖。解：各字段意義如下：F1讀ROR3的選擇控制。 F2寫ROR3的選擇控制。 F3打入SA的控

12、制信號。 F4打入SB的控制信號。 F5打開非反向三態(tài)門的控制信號LDALU。 F6打開反向三態(tài)門的控制信號LDALU ，并使加法器最低位加1。 F7鎖存器SB清零RESET信號。 F8 一段微程序結(jié)束，轉(zhuǎn)入取機(jī)器指令的控制信號。 R 寄存器讀命令 W寄存器寫命令（2）ADD、SUB兩條指令的微程序流程圖見圖B2.3所示。 圖B2.33、(11分)圖B3.1所示的處理機(jī)邏輯框圖中，有兩條獨(dú)立的總線和兩個獨(dú)立的存貯器。已知指令存貯器IM最大容量為16384字（字長18位），數(shù)據(jù)存貯器DM最大容量是65536字（字長16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但圖中未標(biāo)

13、出。 圖B3.1設(shè)處理機(jī)格式為： 17 10 9 0 OP X加法指令可寫為“ADD X（R1）”。其功能是（AC0） + （Ri） + X）AC1，其中（Ri）+ X）部分通過尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取Ri為R1。試畫出ADD指令從取指令開始到執(zhí)行結(jié)束的操作序列圖，寫明基本操作步驟和相應(yīng)的微操作控制信號。解：加法指令“ADD X（Ri）”是一條隱含指令，其中一個操作數(shù)來自AC0，另一個操作數(shù)在數(shù)據(jù)存貯器中，地址由通用寄存器的內(nèi)容（Ri）加上指令格式中的X量值決定，可認(rèn)為這是一種變址尋址。因此，指令周期的操作流程圖如圖B3.4：相應(yīng)的微操作控制信號列在框圖外。 圖B3.4 圖B3.54、（1

14、1分）某計(jì)算機(jī)有8條微指令I(lǐng)1I8，每條微指令所包含的微命令控制信號見下表 ，aj 分別對應(yīng)10種不同性質(zhì)的微命令信號。假設(shè)一條微指令的控制字段僅限8位，請安排微指令的控制字段格式。解：為了壓縮指令字的長度，必須設(shè)法把一個微指令周期中的互斥性微命令信號組合在一個小組中，進(jìn)行分組譯碼。經(jīng)分析，（e ,f ,h）和（b, i, j）可分別組成兩個小組或兩個字段，然后進(jìn)行譯碼，可得六個微命令信號，剩下的a, c, d, g 四個微命令信號可進(jìn)行直接控制，其整個控制字段組成如下： 01 c 01 b 直接控制 10 f 10i a c d g 11 g 11j× × ×

15、× × × ×× 4位 2位 2位 5、（11分）運(yùn)算器結(jié)構(gòu)如圖B5.2所示，R1 ，R2，R3 是三個寄存器，A和B是兩個三選一的多路開關(guān)，通路的選擇由AS0 ,AS1 和BS0 ，BS1端控制，例如BS0BS1 = 11時，選擇R3 ，BS0BS1 = 01時，選擇R1，ALU是算術(shù) / 邏輯單元。S1S2為它的兩個操作控制端。其功能如下： 圖B5.2 S1S2 = 00時，ALU輸出 = A S1S2 = 01時，ALU輸出 = A + B S1S2 = 10時，ALU輸出 = A B S1S2 = 11時，ALU輸出 = AB 請?jiān)O(shè)計(jì)控

16、制運(yùn)算器通路的微指令格式。解： 采用水平微指令格式，且直接控制方式，順序控制字段假設(shè)4位，其中一位判別測試位：AS0 AS1 S1 S2 BS0 BS1 LDR1，LDR2 ，LDR3 P AR1，AR2，AR3 2位 2位 2位 3位 1位 3位 直接控制 順序控制 當(dāng)P = 0時，直接用AR1AR3形成下一個微地址。當(dāng)P = 1時，對AR3進(jìn)行修改后形成下一個微地址。6、（11分）某計(jì)算機(jī)有如下部件：ALU，移位器，主存M，主存數(shù)據(jù)寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0R3 ，暫存器C和D。（1） 請將各邏輯部件組成一個數(shù)據(jù)通路，并標(biāo)明數(shù)據(jù)流向。（2） 畫出“A

17、DD R1，（R2）+ ”指令的指令周期流程圖，指令功能是 （R1）+（R2）R1。 移位器 MBR R0 IR R1 PC M R2 C ALU MAR R3 D 圖B6.2解：（1）各功能部件聯(lián)結(jié)成如圖所示數(shù)據(jù)通路： 移位器 MBR R0 IR R1 PC M R2 C ALU +1 MAR R3 D 圖 B 6.4（PC） MAR（2）此指令為RS型指令，一個操作數(shù)在R1中，另一個操作數(shù)在R2為地址的內(nèi)存單元中，相加結(jié)果放在R1中。 送當(dāng)前指令地址到MAR MMBRIR，（PC）+ 1 取當(dāng)前指令到IR， PC + 1，為取下條指令做好準(zhǔn)備譯碼 （R1）C （R2）MAR MMBRD （

18、C）+（D）R1 圖 B 6.5 (說明)：取R1操作數(shù)C暫存器。：送地址到MAR。：取出內(nèi)存單元中的操作數(shù)D暫存器。：相加后將和數(shù)R1。7、（11分）圖B8.2給出了微程序控制的部分微指令序列，圖中每一框代表一條微指令。分支點(diǎn)a由指令寄存器IR5 ，IR6兩位決定，分支點(diǎn)b由條件碼標(biāo)志c決定?，F(xiàn)采用斷定方式實(shí)現(xiàn)微程序的程序控制，已知微地址寄存器長度為8位，要求：（1） 設(shè)計(jì)實(shí)現(xiàn)該微指令序列的微指令字順序控制字段的格式。（2） 畫出微地址轉(zhuǎn)移邏輯圖。 圖B8.2解：（1）已知微地址寄存器長度為8位，故推知控存容量為256單元。所給條件中微程序有兩處分支轉(zhuǎn)移。如不考慮他分支轉(zhuǎn)移，則需要判別測試位

19、P1 ，P2（直接控制），故順序控制字段共10位，其格式如下,AI表示微地址寄存器： P1 P2 A1,A2 A8 判別字段 下地址字段（2）轉(zhuǎn)移邏輯表達(dá)式如下： A8 = P1·IR6·TI A7 = P1·IR5·TI A6 = P2·C0·TI其中TI為節(jié)拍脈沖信號。在P1條件下，當(dāng)IR6 = 1時，TI 脈沖到來時微地址寄存器的第8位A8將置“1”，從而將該位由“0”修改為“1”。如果IR6 = 0，則A8的“0”狀態(tài)保持不變，A7，A6 的修改也類似。 根據(jù)轉(zhuǎn)移邏輯表達(dá)式，很容易畫出轉(zhuǎn)移邏輯電路圖，可用觸發(fā)器強(qiáng)制端實(shí)現(xiàn)8、

20、（11分）CPU結(jié)構(gòu)如圖B9.1所示，其中有一個累加寄存器AC，一個狀態(tài)條件寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1） 標(biāo)明圖中四個寄存器的名稱。（2） 簡述指令從主存取到控制器的數(shù)據(jù)通路。（3） 簡述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存 / 取訪問的數(shù)據(jù)通路。 圖B9.1解：（1） a為數(shù)據(jù)緩沖寄存器 DR ，b為指令寄存器 IR ，c為主存地址寄存器，d為程序計(jì)數(shù)器PC。（2） 主存 M 緩沖寄存器 DR 指令寄存器 IR 操作控制器。 (3)存貯器讀 ：M DR ALU AC 存貯器寫 ：AC DR M9、（11分）今有4級流水線分別完成取值、指令譯碼并取數(shù)、運(yùn)算、送結(jié)果

21、四步操作，今假設(shè)完成各步操作的時間依次為100ns,100ns,80ns,50ns。請問：（1）流水線的操作周期應(yīng)設(shè)計(jì)為多少？（2）若相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么第二條指令要推遲多少時間進(jìn)行。 （3）如果在硬件設(shè)計(jì)上加以改進(jìn)，至少需推遲多少時間？解(1)流水線的操作時鐘周期 t按四步操作中最長時間來考慮,所以t=100ns.(2)兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突情況: ADD R1,R2,R3 ; R2+R3->R1 SUB R4,R1,R5 ; R1-R5->R4 兩條指令在流水線中執(zhí)行情況如下表所示: 時鐘指令 1 2 3 4 5 6 7 ADD IF IDEX WBSUB IFID EX WBADD指令在時鐘4時將結(jié)果寫入寄存器堆(R1),但SUB指令在時鐘3時讀寄存器堆(R1).本來ADD指令應(yīng)先寫入R1,SUB指令后讀R1,結(jié)果變成SUB指令先讀R1,ADD指令后寫R1,因而發(fā)生兩條指令間數(shù)據(jù)相關(guān).如果硬件上不采取措施,第2條指令SUB至少應(yīng)推遲2個操作時鐘周期(2×100ns).(3)如果硬件上加以改進(jìn)(采取旁路技術(shù)),可推遲1個操作時鐘周期(100ns).10、（11分）在流水CPU中，將一條指令從取指到執(zhí)行結(jié)束的任務(wù)分割為一系列子任務(wù)，并使各子任務(wù)在