第6章 數(shù)字電子技術

1、6.4 寄存器寄存器第六章第六章 時序邏輯電路時序邏輯電路 6.2 時序邏輯電路的分析方法時序邏輯電路的分析方法6.3 計數(shù)器計數(shù)器6.6 時序邏輯電路的設計時序邏輯電路的設計6.1 時序邏輯電路概述時序邏輯電路概述 引 言 數(shù)字電路分為兩大類，組合邏輯電路和時序邏輯電路。組數(shù)字電路分為兩大類，組合邏輯電路和時序邏輯電路。組合電路已在第四章討論過了，有許多實際的問題僅用組合電合電路已在第四章討論過了，有許多實際的問題僅用組合電路是解決不了的。比如自動售飲料機的控制系統(tǒng)，它不僅能路是解決不了的。比如自動售飲料機的控制系統(tǒng)，它不僅能知道你當前輸入了什么面值的硬幣，還要記住你曾經(jīng)輸入了知道你當前輸入

2、了什么面值的硬幣，還要記住你曾經(jīng)輸入了什么面值的硬幣，累加后決定是否輸出一瓶飲料。在這個系什么面值的硬幣，累加后決定是否輸出一瓶飲料。在這個系統(tǒng)中不僅有組合電路還要含有記憶元件，這樣的電路就是時統(tǒng)中不僅有組合電路還要含有記憶元件，這樣的電路就是時序邏輯電路。時序電路與組合電路相比較有些什么特點？時序邏輯電路。時序電路與組合電路相比較有些什么特點？時序電路的基本結(jié)構怎樣？如何分析和設計一個時序電路？時序電路的基本結(jié)構怎樣？如何分析和設計一個時序電路？時序電路有哪些典型的集成芯片？這就是本章要學習的主要內(nèi)序電路有哪些典型的集成芯片？這就是本章要學習的主要內(nèi)容。在本章的學習中要用心體會時序電路與組合

3、電路的不同。容。在本章的學習中要用心體會時序電路與組合電路的不同。 6.1 時序邏輯電路概述時序邏輯電路概述6.1.16.1.1 時序邏輯電路的概念及特點時序邏輯電路的概念及特點 時序邏輯電路時序邏輯電路任何一個時刻的輸出狀態(tài)不僅取決于當時的任何一個時刻的輸出狀態(tài)不僅取決于當時的輸入信號，還與電路的原狀態(tài)有關輸入信號，還與電路的原狀態(tài)有關。 時序電路的特點：（時序電路的特點：（1）含有記憶元件（最常用的是觸發(fā)器）。）含有記憶元件（最常用的是觸發(fā)器）。 （2）具有反饋通道。）具有反饋通道。組合電路組合電路觸發(fā)器觸發(fā)器電路電路1XiXZ1Zj1QmQ1DDm輸入輸入信號信號信號信號輸出輸出觸發(fā)器觸

4、發(fā)器觸發(fā)器觸發(fā)器輸入信號輸入信號輸出信號輸出信號CP6.2 時序邏輯電路的分析方法時序邏輯電路的分析方法6.2.1 分析時序邏輯電路的一般步驟分析時序邏輯電路的一般步驟 1由邏輯圖寫出下列各邏輯方程式：由邏輯圖寫出下列各邏輯方程式： （1）各觸發(fā)器的時鐘方程。）各觸發(fā)器的時鐘方程。 （2）時序電路的輸出方程。）時序電路的輸出方程。 （3）各觸發(fā)器的驅(qū)動方程。）各觸發(fā)器的驅(qū)動方程。 2將驅(qū)動方程代入相應觸發(fā)器的特性方程，求得時序邏輯電將驅(qū)動方程代入相應觸發(fā)器的特性方程，求得時序邏輯電路的狀態(tài)方程。路的狀態(tài)方程。 3根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫根據(jù)狀態(tài)方程和輸出方程，列出該時

5、序電路的狀態(tài)表，畫出狀態(tài)圖或時序圖。出狀態(tài)圖或時序圖。 4根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏輯功能。輯功能。6.2.2 時序邏輯電路的分析舉例時序邏輯電路的分析舉例例：例：試分析如圖所示的時序邏輯電路試分析如圖所示的時序邏輯電路該電路為異步時序邏輯電路。具體分析如下：該電路為異步時序邏輯電路。具體分析如下：（1）寫出各邏輯方程式。）寫出各邏輯方程式。時鐘方程：時鐘方程：CP0=CP （時鐘脈沖源的上升沿觸發(fā)。（時鐘脈沖源的上升沿觸發(fā)。）CP1=Q0 （當（當FF0的的Q0由由01時，時，Q1才可能改變狀態(tài)。）才可能改變狀態(tài)。）C1F

6、F01D1FFC11DCP0QQ1&Z6.2 6.2 時序電路的一般分析方法時序電路的一般分析方法 （3）作狀態(tài)轉(zhuǎn)換表。）作狀態(tài)轉(zhuǎn)換表。（2）將各驅(qū)動方程代入）將各驅(qū)動方程代入D觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：nnQDQ0010 （CP由由01時此式有效）時此式有效） 1111nnQDQ （Q0由由01時此式有效）時此式有效） nnQQZ01 nQD00 nQD11 現(xiàn)現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)輸輸 出出時鐘脈沖時鐘脈沖Q1 n Q0 n Q1 n+1 Q0 n+1 ZCP1 CP0 CP1=Q0時鐘方程：時鐘方程：CP0=CP0 0 1 0 0

7、 0 111 1 01 0 1 010 0 100 0 輸出方程：輸出方程：各觸發(fā)器的驅(qū)動方程：各觸發(fā)器的驅(qū)動方程：6.2 6.2 時序電路的一般分析方法時序電路的一般分析方法 （5）邏輯功能分析）邏輯功能分析 該電路一共有該電路一共有4個狀態(tài)個狀態(tài)00、01、10、11，在，在CP作用下，按照減作用下，按照減1規(guī)律循規(guī)律循環(huán)變化，所以是一個環(huán)變化，所以是一個4進制減法計進制減法計數(shù)器數(shù)器，Z是借位信號。是借位信號。CPZ1QQ0（4）作狀態(tài)轉(zhuǎn)換圖、時序圖。）作狀態(tài)轉(zhuǎn)換圖、時序圖。Q/0/0/110111000Q/0016.2 6.2 時序電路的一般分析方法時序電路的一般分析方法 解：該電路為

8、同步時序邏輯電路，時鐘方程可以不寫。解：該電路為同步時序邏輯電路，時鐘方程可以不寫。（1）寫出輸出方程：）寫出輸出方程： nnQQXZ01 )(nQXJ10 10 KnQXJ01 11 K （2）寫出驅(qū)動方程：）寫出驅(qū)動方程：例：例：試分析如圖所示的時序邏輯電路。試分析如圖所示的時序邏輯電路。1J1KC11J1KC11Q0QCPXZ=1=1=1&FF1FF0116.2 6.2 時序電路的分析方法時序電路的分析方法 （4）作狀態(tài)轉(zhuǎn)換表及狀態(tài)圖）作狀態(tài)轉(zhuǎn)換表及狀態(tài)圖 當當X=0時：觸發(fā)器的次態(tài)方程簡化為：時：觸發(fā)器的次態(tài)方程簡化為：作出作出X=0的狀態(tài)表：的狀態(tài)表：nnnnnQQXQKQJ

9、Q01000010)( nnnnnQQXQKQJQ10111111) (nnnQQQ0110 nnnQQQ1011 輸出方程簡化為：輸出方程簡化為：nnQQZ01 現(xiàn)現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)輸輸 出出Q1 n Q0 n Q1 n+1 Q0 n+1 Z 0 00 1 0 11 0 0 1 0 0 0 0 1 nnQQXZ01)( （3）寫出）寫出JK觸發(fā)器的特性方程，然后將各驅(qū)動方程代入觸發(fā)器的特性方程，然后將各驅(qū)動方程代入JK觸發(fā)器觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：的特性方程，得各觸發(fā)器的次態(tài)方程：X=0X=0時的狀態(tài)圖時的狀態(tài)圖/1Q/0Q/0001101006.2 6.2 時序電路的一般分

10、析方法時序電路的一般分析方法 作出作出X=1的狀態(tài)表：的狀態(tài)表：將將X=0與與X=1的狀態(tài)圖合并起來得完整的狀態(tài)圖。的狀態(tài)圖合并起來得完整的狀態(tài)圖。nnnQQQ0110 nnnQQQ1011 nnQQZ01 各觸發(fā)器的次態(tài)方程：各觸發(fā)器的次態(tài)方程：nnnnnQQXQKQJQ01000010)( nnnnnQQXQKQJQ10111111) (現(xiàn)現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)輸輸 出出Q1 n Q0 n Q1 n+1 Q0 n+1 Z 0 01 0 1 00 1 1 0 1 0 0 0 0 nnQQXZ01)( 當當X=1時：觸發(fā)器的次態(tài)方程簡化為：時：觸發(fā)器的次態(tài)方程簡化為：輸出方程簡化為：輸出方程簡化為

11、：X=1X=1時的狀態(tài)圖時的狀態(tài)圖/00010/0Q0101/1Q1/01/0010/10/11/11/10/00/0000/00/0101/01/0完整的狀態(tài)圖完整的狀態(tài)圖6.2 6.2 時序電路的一般分析方法時序電路的一般分析方法 （5）畫時序波形圖。）畫時序波形圖。XCP1234560QZ1Q 根據(jù)狀態(tài)表或狀態(tài)圖：根據(jù)狀態(tài)表或狀態(tài)圖： 可畫出在可畫出在CP脈沖作用下電路的時序圖。脈沖作用下電路的時序圖。1/01/0010/10/11/11/10/00/0000/00/0101/01/06.2 6.2 時序電路的一般分析方法時序電路的一般分析方法 （6）邏輯功能分析：）邏輯功能分析： 當當

12、X=1時，按照減時，按照減1規(guī)律規(guī)律從從10010010循環(huán)變化，循環(huán)變化，并每當轉(zhuǎn)換為并每當轉(zhuǎn)換為00狀態(tài)（最小數(shù)）時，狀態(tài)（最小數(shù)）時，輸出輸出Z=1。 該電路一共有該電路一共有3個狀態(tài)個狀態(tài)00、01、10。 當當X=0時，按照加時，按照加1規(guī)律從規(guī)律從00011000循環(huán)變化，循環(huán)變化，并每當轉(zhuǎn)換為并每當轉(zhuǎn)換為10狀態(tài)（最大數(shù)）時，輸出狀態(tài)（最大數(shù)）時，輸出Z=1。所以該電路是一個可控的所以該電路是一個可控的3進制計數(shù)器。進制計數(shù)器。1/01/0010/10/11/11/10/00/0000/00/0101/01/0完整的狀態(tài)圖完整的狀態(tài)圖6.2 6.2 時序電路的一般分析方法時序電路

13、的一般分析方法 6.3 計數(shù)器計數(shù)器計數(shù)器計數(shù)器用以統(tǒng)計輸入脈沖用以統(tǒng)計輸入脈沖CP個數(shù)的電路。個數(shù)的電路。計數(shù)器的分類：計數(shù)器的分類：（2）按數(shù)字的增減趨勢可分為加法計數(shù)器、減法計數(shù)器）按數(shù)字的增減趨勢可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。和可逆計數(shù)器。（1）按計數(shù)進制可分為二進制計數(shù)器和非二進制計數(shù)器。）按計數(shù)進制可分為二進制計數(shù)器和非二進制計數(shù)器。 非二進制計數(shù)器中最典型的是十進制計數(shù)器。非二進制計數(shù)器中最典型的是十進制計數(shù)器。（3）按計數(shù)器中觸發(fā)器翻轉(zhuǎn)是否與計數(shù)脈沖同步分為同）按計數(shù)器中觸發(fā)器翻轉(zhuǎn)是否與計數(shù)脈沖同步分為同步計數(shù)器和異步計數(shù)器。步計數(shù)器和異步計數(shù)器。 6.3.1 二進

14、制計數(shù)器二進制計數(shù)器1異步二進制計數(shù)器異步二進制計數(shù)器 （1）二進制異步加法計數(shù)器（）二進制異步加法計數(shù)器（2位）位） CPQ1 Q0012340 00 11 01 10 0觀察功能表：觀察功能表：FF0：來一個計數(shù)脈沖，向相反的狀態(tài)翻轉(zhuǎn)一次，所以應接成：來一個計數(shù)脈沖，向相反的狀態(tài)翻轉(zhuǎn)一次，所以應接成T觸發(fā)器。觸發(fā)器。FF1：Q0由由1變變0時，向相反的狀態(tài)翻轉(zhuǎn)一次，所以也接成時，向相反的狀態(tài)翻轉(zhuǎn)一次，所以也接成T觸發(fā)器。觸發(fā)器。 用用Q0做計數(shù)脈沖。做計數(shù)脈沖。1Q1KFF11JC1QQ00FF1JC11KQCP1計數(shù)脈沖計數(shù)脈沖16.3 6.3 計數(shù)器計數(shù)器 工作原理：工作原理： 4個個

15、JK觸發(fā)器都接成觸發(fā)器都接成T觸發(fā)器。觸發(fā)器。 每當每當Q2由由1變變0，F(xiàn)F3向相反的狀態(tài)翻轉(zhuǎn)一次。向相反的狀態(tài)翻轉(zhuǎn)一次。 每來一個每來一個CP的下降沿時，的下降沿時，F(xiàn)F0向相反的狀態(tài)翻轉(zhuǎn)一次；向相反的狀態(tài)翻轉(zhuǎn)一次； 每當每當Q0由由1變變0，F(xiàn)F1向相反的狀態(tài)翻轉(zhuǎn)一次；向相反的狀態(tài)翻轉(zhuǎn)一次； 每當每當Q1由由1變變0，F(xiàn)F2向相反的狀態(tài)翻轉(zhuǎn)一次；向相反的狀態(tài)翻轉(zhuǎn)一次；（2） 4位二進制異步加法計數(shù)器位二進制異步加法計數(shù)器1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數(shù)脈沖計數(shù)脈沖清零脈沖清零脈沖QQQQ6.3 6.3 計數(shù)器計

16、數(shù)器 用用“觀察法觀察法”作出該電路的時序波形圖和狀態(tài)圖作出該電路的時序波形圖和狀態(tài)圖：由時序圖可以看出，由時序圖可以看出，Q0、Ql、Q2、Q3的周期分別是計數(shù)脈沖的周期分別是計數(shù)脈沖(CP)周期的周期的2倍、倍、4倍、倍、8倍、倍、16倍，因而計數(shù)器也可作為分頻器。倍，因而計數(shù)器也可作為分頻器。CPQ0Q1Q2Q3000100110110101000101000010110010100Q1101111101110Q31011Q100001100Q201116.3 6.3 計數(shù)器計數(shù)器 （3）二進制異步減法計數(shù)器）二進制異步減法計數(shù)器 工作原理：工作原理：D觸發(fā)器也都接成觸發(fā)器也都接成T觸發(fā)

17、器。觸發(fā)器。 由于是上升沿觸發(fā)，則應將低位觸發(fā)器的由于是上升沿觸發(fā)，則應將低位觸發(fā)器的Q端與相鄰高位觸發(fā)器端與相鄰高位觸發(fā)器的時鐘脈沖輸入端相連，即從的時鐘脈沖輸入端相連，即從Q端取借位信號。端取借位信號。 它也同樣具有分頻作用。它也同樣具有分頻作用。用用4個上升沿觸發(fā)的個上升沿觸發(fā)的D觸發(fā)器組成的觸發(fā)器組成的4位異步二進制減法計數(shù)器。位異步二進制減法計數(shù)器。C1CPFF31DQ3計數(shù)脈沖計數(shù)脈沖QRQ31DQQ22FFC1R2Q1DQQ11FFC1R1Q1DQQ00FFC1R0Q清零脈沖清零脈沖CR6.3 6.3 計數(shù)器計數(shù)器 如果觸發(fā)器采用下降沿觸發(fā)，應該如何連接？如果觸發(fā)器采用下降沿觸發(fā)

18、，應該如何連接？二進制異步減法計數(shù)器的時序波形圖和狀態(tài)圖：二進制異步減法計數(shù)器的時序波形圖和狀態(tài)圖： 在異步計數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉(zhuǎn)必須在相鄰觸發(fā)器產(chǎn)生進位信號在異步計數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉(zhuǎn)必須在相鄰觸發(fā)器產(chǎn)生進位信號（加計數(shù)）或借位信號（減計數(shù)）之后才能實現(xiàn)，所以工作速度較低。（加計數(shù)）或借位信號（減計數(shù)）之后才能實現(xiàn)，所以工作速度較低。 為了提高計數(shù)速度，可采用同步計數(shù)器。為了提高計數(shù)速度，可采用同步計數(shù)器。 CPQ0Q1Q2Q3231 0QQQ Q00001111111011011100101110011010100001110110010101000011001000016

19、.3 6.3 計數(shù)器計數(shù)器 2二進制同步計數(shù)器二進制同步計數(shù)器 由于該計數(shù)器的翻由于該計數(shù)器的翻轉(zhuǎn)規(guī)律性較強，只需轉(zhuǎn)規(guī)律性較強，只需用用“觀察法觀察法”就可設就可設計出電路：計出電路：因為是因為是“同步同步”方式，方式，所以將所有觸發(fā)器的所以將所有觸發(fā)器的CP端連在一起，接計端連在一起，接計數(shù)脈沖。數(shù)脈沖。 然后分析狀態(tài)圖，然后分析狀態(tài)圖，選擇適當?shù)倪x擇適當?shù)腏K信號。信號。計數(shù)脈沖計數(shù)脈沖序號序號電電 路路 狀狀 態(tài)態(tài)等效十進等效十進制數(shù)制數(shù)Q3 Q2 Q1 Q00123456789101112131415160 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0

20、10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 001234567891011121314150（1）二進制同步加法計數(shù)器）二進制同步加法計數(shù)器6.3 6.3 計數(shù)器計數(shù)器 分析狀態(tài)圖可見：分析狀態(tài)圖可見：FF0：每來一個：每來一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選：向相反的狀態(tài)翻轉(zhuǎn)一次。所以選：J0=K0=1FF1：當：當Q0=1時，來一個時，來一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。向相反的狀態(tài)翻轉(zhuǎn)一次。所以選：所以選：J1=K1= Q0FF2：當：當Q0Q1=1時，時， 來一個來一個CP，向

21、相反的狀態(tài)翻轉(zhuǎn)一次。向相反的狀態(tài)翻轉(zhuǎn)一次。所以選：所以選：J2=K2= Q0Q1FF3： 當當Q0Q1Q2=1時，時， 來一個來一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。向相反的狀態(tài)翻轉(zhuǎn)一次。所以選：所以選：J3=K3= Q0Q1Q2FF1KRC11J清零脈沖清零脈沖Q01K1QQFFC11JQ1K計數(shù)脈沖計數(shù)脈沖&22FF1J&01JQCP3R1KQCRQC11&RR3FFC1Q16.3 6.3 計數(shù)器計數(shù)器 （2）二進制同步減法計數(shù)器）二進制同步減法計數(shù)器 將加法計數(shù)器和減法計數(shù)器合并起來，并引入一加將加法計數(shù)器和減法計數(shù)器合并起來，并引入一加/減控制信號減控制信號X便構成便

22、構成4位二進位二進制同步可逆計數(shù)器，各觸發(fā)器的驅(qū)動方程為：制同步可逆計數(shù)器，各觸發(fā)器的驅(qū)動方程為：就構成了就構成了4位二進制同步減法計數(shù)器。位二進制同步減法計數(shù)器。（3）二進制同步可逆計數(shù)器）二進制同步可逆計數(shù)器21033QQQKJ 1022QQKJ 011QKJ 100 KJ21021033QQQXQQXQKJ 101022QQXQXQKJ 0011QXXQKJ 100 KJ分析分析4位二進制同步減法計數(shù)器的狀態(tài)表，很容易看出，只要將各觸發(fā)器的驅(qū)動位二進制同步減法計數(shù)器的狀態(tài)表，很容易看出，只要將各觸發(fā)器的驅(qū)動方程改為：方程改為：6.3 6.3 計數(shù)器計數(shù)器 作出二進制同步可逆計數(shù)器的邏輯圖

23、：作出二進制同步可逆計數(shù)器的邏輯圖：實現(xiàn)了可逆計數(shù)器的功能。實現(xiàn)了可逆計數(shù)器的功能。當控制信號當控制信號X=0時，時，F(xiàn)F1FF3中的各中的各J、K端分別與低位各觸發(fā)器的端相連，作端分別與低位各觸發(fā)器的端相連，作減法計數(shù)。減法計數(shù)。當控制信號當控制信號X=1時，時，F(xiàn)F1FF3中的各中的各J、K端分別與低位各觸發(fā)器的端分別與低位各觸發(fā)器的Q端相連，作端相連，作加法計數(shù)。加法計數(shù)。QR02Q11JQCRRQFF清零脈沖清零脈沖FFC10C11K1K計數(shù)脈沖計數(shù)脈沖1K1QC12RCPQ1J1FF1J1J1KQR3C1FF3Q&111111X 加加/ /減減控制信號控制信號6.3 6.3

24、計數(shù)器計數(shù)器 6.3.2 十進制計數(shù)器十進制計數(shù)器當當N=2n時，就是前面討論的時，就是前面討論的n位二進制計數(shù)器；位二進制計數(shù)器； 當當N2n時，為非二進制計數(shù)器。非二進制計數(shù)時，為非二進制計數(shù)器。非二進制計數(shù)器中最常用的是十進制計數(shù)器。器中最常用的是十進制計數(shù)器。N進制計數(shù)器又稱模進制計數(shù)器又稱模N計數(shù)器。計數(shù)器。6.3 6.3 計數(shù)器計數(shù)器 18421BCD碼異步十進制加法計數(shù)器碼異步十進制加法計數(shù)器CP2=Q1 （當（當FF1的的Q1由由10時，時，Q2才可能改變狀態(tài)。）才可能改變狀態(tài)。）用前面介紹的異步時序邏輯電路分析方法對該電路進行分析：用前面介紹的異步時序邏輯電路分析方法對該電路

25、進行分析：（1）寫出各邏輯方程式。）寫出各邏輯方程式。 時鐘方程：時鐘方程： CP0=CP （時鐘脈沖源的下降沿觸發(fā)。）（時鐘脈沖源的下降沿觸發(fā)。）CP1=Q0 （當（當FF0的的Q0由由10時，時，Q1才可能改變狀態(tài)。才可能改變狀態(tài)。)CP3=Q0 （當（當FF0的的Q0由由10時，時，Q3才可能改變狀態(tài)才可能改變狀態(tài))1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數(shù)脈沖計數(shù)脈沖清零脈沖清零脈沖QQQQ&6.3 6.3 計數(shù)器計數(shù)器 各觸發(fā)器的驅(qū)動方程：各觸發(fā)器的驅(qū)動方程：1 0J10 KnQJ31 1 2J1 2KnnQ

26、QJ123 1 1K1 3K1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數(shù)脈沖計數(shù)脈沖清零脈沖清零脈沖QQQQ&6.3 6.3 計數(shù)器計數(shù)器 （2）將各驅(qū)動方程代入）將各驅(qū)動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：nnnnQQKQJQ0000010 （CP由由10時此式有效）時此式有效） nnnnnQQQKQJQ13111111 （Q0由由10時此式有效）時此式有效） nnnnQQKQJQ2222212 （Q1由由10時此式有效）時此式有效） nnnnnnQQQQKQJQ

27、312333313 （Q0由由10時此式有效）時此式有效） 10 J10 KnQJ31 11 K12 J12 KnnQQJ123 13 K6.3 6.3 計數(shù)器計數(shù)器 設初態(tài)為設初態(tài)為Q3Q2Q1Q0=0000，代入次態(tài)方程進行計算，得狀態(tài)轉(zhuǎn)換表。，代入次態(tài)方程進行計算，得狀態(tài)轉(zhuǎn)換表。nnQQ212 nnQQ010 （CP由由10時）時） nnnQQQ1311 （Q0由由10時）時） （Q1由由10時）時） nnnnQQQQ31213 （Q0由由10時）時） 現(xiàn)現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)時鐘脈沖時鐘脈沖Q3 n Q2 n Q1 n Q0Q3 n+1 Q2 n+1 Q1 n+1 Q0 n+1 CP3 C

28、P2 CP1 CP00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11000010011000010000010100110111000011001000000000000000001（3）作狀態(tài)轉(zhuǎn)換表。）作狀態(tài)轉(zhuǎn)換表。6.3 6.3 計數(shù)器計數(shù)器 2 8421BCD碼同步十進制加法計數(shù)器碼同步十進制加法計數(shù)器用前面介紹的同步時序邏輯電路分析方法對該電路進行分析。用前面介紹的同步時序邏輯電路分析方法對該電路進行分析。（1）寫出驅(qū)動方程：）寫出驅(qū)動方程：10 J10 KnnQQJ031 nQK01 nnQ

29、QJ012 nnQQK012 nnnQQQJ0123 n03QK QQ1KR1J2QC10C111JFFRQ計數(shù)脈沖計數(shù)脈沖清零脈沖清零脈沖CR0Q1JRFFQ11KC13FF1KRFFC1CP2Q1Q1K1J3&6.3 6.3 計數(shù)器計數(shù)器 （2）轉(zhuǎn)換成次態(tài)方程：）轉(zhuǎn)換成次態(tài)方程： 先寫出先寫出JK觸發(fā)器的特性方程觸發(fā)器的特性方程nnQQJ031 10 J10 KnQK01 nnQQJ012 nnQQK012 nnnQQQJ0123 n03QK nnnQKQJQ 1nnnnQQKQJQ0000010 nnnnnnnnQQQQQQKQJQ10103111111 nnnnnnnnnQQQ

30、QQQQKQJQ201201222212 nnnnnnnnnQQQQQQQKQJQ303012333313 然后將各驅(qū)動方程代入然后將各驅(qū)動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程:6.3 6.3 計數(shù)器計數(shù)器 設初態(tài)為設初態(tài)為Q3Q2Q1Q0=0000，代入次態(tài)方程進行計算，得狀態(tài)轉(zhuǎn)換表。，代入次態(tài)方程進行計算，得狀態(tài)轉(zhuǎn)換表?，F(xiàn)現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)Q3 n Q2 n Q1 n Q0 n Q3 n+1 Q2 n+1 Q1 n+1 Q0 n+1 nnQQ010 nnnnnnQQQQQQ1010311 nnnnnnnQQQQQQQ20120112 nn

31、nnnnnQQQQQQQ30301213 0 0 0 010000 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1010011000010000010100110111000011001（3）作狀態(tài)轉(zhuǎn)換表。）作狀態(tài)轉(zhuǎn)換表。6.3 6.3 計數(shù)器計數(shù)器 CP12345678910Q0Q1Q2Q3（4）作狀態(tài)圖）作狀態(tài)圖 和時序圖。和時序圖。231 0QQQ Q00001000010000110001001010010101011001116.3 6.3 計數(shù)器計數(shù)器 由于電路中有由于電路中有4個觸發(fā)器，它們的狀態(tài)組合共有

32、個觸發(fā)器，它們的狀態(tài)組合共有16種。而在種。而在8421BCD碼碼計數(shù)器中只用了計數(shù)器中只用了10種，稱為有效狀態(tài)。其余種，稱為有效狀態(tài)。其余6種狀態(tài)稱為無效狀態(tài)。種狀態(tài)稱為無效狀態(tài)。 當由于某種原因，使計數(shù)器進入無效狀態(tài)時，如果能在時鐘信號作用當由于某種原因，使計數(shù)器進入無效狀態(tài)時，如果能在時鐘信號作用下，最終進入有效狀態(tài)，我們就稱該電路具有下，最終進入有效狀態(tài)，我們就稱該電路具有自啟動能力自啟動能力。1001000010001Q3010100100100QQ有效循環(huán)0011Q01100111100002111111101101110010101011可見，該計數(shù)器能夠自啟動?？梢?，該計數(shù)器

33、能夠自啟動。nnQQ010 nnnnnnQQQQQQ1010311 nnnnnnnQQQQQQQ20120112 nnnnnnnQQQQQQQ30301213 （5）檢查電路能否自啟動）檢查電路能否自啟動用同樣的分析方法分別求出用同樣的分析方法分別求出6種無效狀態(tài)下的次態(tài)，得到完整的狀態(tài)轉(zhuǎn)換圖。種無效狀態(tài)下的次態(tài)，得到完整的狀態(tài)轉(zhuǎn)換圖。6.3 6.3 計數(shù)器計數(shù)器 1. 4位二進制同步加法計數(shù)器位二進制同步加法計數(shù)器741616.3.3 集成計數(shù)器舉例集成計數(shù)器舉例RC1&Q1J1K&113Q&Q&RC11J1K&112Q&Q&RC11J

34、1K&111Q&Q&RC11J1K&110Q0D1&1EPET11D2D3DCPLDRDRCO6.3 6.3 計數(shù)器計數(shù)器 74161具有以下功能：具有以下功能： 計數(shù)。計數(shù)。 同步并行預置數(shù)。同步并行預置數(shù)。RCO為進位輸出端。為進位輸出端。 保持。保持。01111RD清零清零0111LD預置預置 0 01 1EP ET使能使能CP時鐘時鐘 d3 d2 d1 d0 D3 D2 D1 D0預置數(shù)據(jù)輸入預置數(shù)據(jù)輸入0 0 0 0d3 d2 d1 d0保保 持持保保 持持計計 數(shù)數(shù)Q3 Q2 Q1 Q0輸出輸出工作模式工作模式異步清零異步清零同步置數(shù)同步置數(shù)

35、數(shù)據(jù)保持數(shù)據(jù)保持數(shù)據(jù)保持數(shù)據(jù)保持加法計數(shù)加法計數(shù)74161的功能表的功能表 異步清零。異步清零。41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO6.3 6.3 計數(shù)器計數(shù)器 6.3 6.3 計數(shù)器計數(shù)器 QCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零清零異步異步同步同步置數(shù)置數(shù)加法計數(shù)加法計數(shù)保持保持74161的時的時序圖序圖RCO=ETQ3Q2Q1Q001111RD清零清零0111LD預置預置 0 01 1EP ET使能使能CP時鐘時鐘 d3 d2 d1 d0 D3 D2 D

36、1 D0預置數(shù)據(jù)輸入預置數(shù)據(jù)輸入0 0 0 0d3 d2 d1 d0保保 持持保保 持持十進制計十進制計 數(shù)數(shù)Q3 Q2 Q1 Q0輸出輸出工作模式工作模式異步清零異步清零同步置數(shù)同步置數(shù)數(shù)據(jù)保持數(shù)據(jù)保持數(shù)據(jù)保持數(shù)據(jù)保持加法計數(shù)加法計數(shù)7416074160的功能表的功能表2. 8421BCD碼同步加法計數(shù)器碼同步加法計數(shù)器741603Q2QETCP0D1D2D3DRCO1Q0Q7416041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOEPRDDL6.3 6.3 計數(shù)器計數(shù)器 0111LD預置預置100EN使能使能01

37、D/ U加加/減控制減控制CP時鐘時鐘d3 d2 d1 d0 D3 D2 D1 D0預置數(shù)據(jù)輸入預置數(shù)據(jù)輸入d3 d2 d1 d0保保 持持計計 數(shù)數(shù)計計 數(shù)數(shù)Q3 Q2 Q1 Q0輸輸 出出工作模式工作模式異步置數(shù)異步置數(shù)數(shù)據(jù)保持數(shù)據(jù)保持加法計數(shù)加法計數(shù)減法計數(shù)減法計數(shù)74191的功能表的功能表3. 4位二進制同步可逆計數(shù)器位二進制同步可逆計數(shù)器74191LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1END/UQ3Q2QD2LDMAX/MINRCOCP0D6.3 6.3 計數(shù)器

38、計數(shù)器 4. 二二五五十進制異步加法計數(shù)器十進制異步加法計數(shù)器74290二進制計數(shù)器的時鐘輸入端為二進制計數(shù)器的時鐘輸入端為CP1，輸出端為，輸出端為Q0；五進制計數(shù)器的時鐘輸入端為五進制計數(shù)器的時鐘輸入端為CP2，輸出端為，輸出端為Q1、Q2、Q3。74290包含一個獨立的包含一個獨立的1位二進制計數(shù)器和一個獨立的五進制計數(shù)器。位二進制計數(shù)器和一個獨立的五進制計數(shù)器。 如果將如果將Q0與與CP2相連，相連，CP1作時鐘輸入端，作時鐘輸入端，Q0Q3作輸出端，則為作輸出端，則為8421BCD碼十進制計數(shù)器。碼十進制計數(shù)器。RQC1C1RQR1K1J1J1J1K1KC1Q&S&3

39、Q1QQ2&C1CP29(2)CPRRQ0(2)RS01J0(1)1K&R9(1)R1Q6.3 6.3 計數(shù)器計數(shù)器 74290的功能：的功能： 異步清零。異步清零。 計數(shù)。計數(shù)。 異步置數(shù)（置異步置數(shù)（置9）。）。 復位輸入復位輸入置位輸入置位輸入時時 鐘鐘輸輸 出出工作模式工作模式R0（1） R0（2）R9（1） R9（2）CPQ3 Q2 Q1 Q01 11 10 00 0 0 00 0 0 0異步清零異步清零0 01 11 11 0 0 11 0 0 1異步置數(shù)異步置數(shù)0 0 0 00 00 0計計 數(shù)數(shù)計計 數(shù)數(shù)計計 數(shù)數(shù)計計 數(shù)數(shù)加法計數(shù)加法計數(shù)41235678910

40、11121314GNDVcc74LS2909(1)NC9(2)NC0(1)0(2)21Q3Q0Q1Q2CPCPRRRR6.3 6.3 計數(shù)器計數(shù)器 6.3.4 集成計數(shù)器的應用集成計數(shù)器的應用（任意進制計數(shù)器構成）（任意進制計數(shù)器構成）（1）同步級聯(lián)。）同步級聯(lián)。 例：用兩片例：用兩片4位二進制加法計數(shù)器位二進制加法計數(shù)器74161采用同步級聯(lián)方式構成的采用同步級聯(lián)方式構成的8位位二進制同步加法計數(shù)器，模為二進制同步加法計數(shù)器，模為1616=256。1計數(shù)器的級聯(lián)計數(shù)器的級聯(lián)3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(

41、2)L21ETQDQR2DEP111計數(shù)脈沖計數(shù)脈沖清零脈沖清零脈沖0132Q Q Q Q4576Q Q Q Q （2）異步級聯(lián)）異步級聯(lián) 例：用兩片例：用兩片74191采用異步級聯(lián)方式構成采用異步級聯(lián)方式構成8位二進制異步可位二進制異步可逆計數(shù)器。逆計數(shù)器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)計數(shù)脈沖計數(shù)脈沖D/UENL0132Q Q Q QQ6Q7Q4Q5D6.3 6.3 計數(shù)器計數(shù)器 6.3 6.3 計數(shù)器計數(shù)器 LDRCO121D3QQD0CPDQ21

42、4150Q313EN120D加法計數(shù)加法計數(shù)D/U異步異步12置數(shù)置數(shù)MAX/MIN22保持保持減法計數(shù)減法計數(shù)101574191的時序圖的時序圖（3）用計數(shù)器的輸出端作進位）用計數(shù)器的輸出端作進位/借位端借位端例：用兩片例：用兩片74290采用異步級聯(lián)方式組成的二位采用異步級聯(lián)方式組成的二位8421BCD碼碼十進制加法計數(shù)器。十進制加法計數(shù)器。 模為模為1010=1003Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1)9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR9(2)計數(shù)脈沖計數(shù)脈沖置數(shù)脈沖置數(shù)脈沖清零脈沖清零脈沖個位輸出個

43、位輸出十位輸出十位輸出01Q2QQ3Q01Q2QQ3Q6.3 6.3 計數(shù)器計數(shù)器 231 0QQQ Q00001000010000110001001010010101011001112組成任意進制計數(shù)器組成任意進制計數(shù)器例：用集成計數(shù)器例：用集成計數(shù)器74160和與非門組成的和與非門組成的6進制計數(shù)器。進制計數(shù)器。（1）異步清零法）異步清零法適用于具有異步清零端的集成計數(shù)器。適用于具有異步清零端的集成計數(shù)器。&74160Q2EPD2CPETQ計數(shù)脈沖計數(shù)脈沖DR1RCO0QQQ11DQLD23110D3D0QQ3741606.3 6.3 計數(shù)器計數(shù)器 （2）同步清零法）同步清零法同步

44、清零法同步清零法適用于具有同步清零端的集成計數(shù)器。適用于具有同步清零端的集成計數(shù)器。例：用集成計數(shù)器例：用集成計數(shù)器74163和與非門組成的和與非門組成的6進制計數(shù)器。進制計數(shù)器。QDRETEP74163DRCO33QD211QL010QDCPDD1計數(shù)脈沖計數(shù)脈沖2&QQ3Q012Q3Q0010000000011Q0001Q1Q0100201016.3 6.3 計數(shù)器計數(shù)器 （3）異步預置數(shù)法）異步預置數(shù)法異步預置數(shù)法適用于具有異步預置端的集成計數(shù)器。異步預置數(shù)法適用于具有異步預置端的集成計數(shù)器。例：用集成計數(shù)器例：用集成計數(shù)器74191和與非門組成的余和與非門組成的余3碼碼10進制

45、計數(shù)器。進制計數(shù)器。011001101001101002Q11011QQQ3010101111001011010001010LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100計數(shù)脈沖計數(shù)脈沖&Q30QQ21Q11006.3 6.3 計數(shù)器計數(shù)器 （4）同步預置數(shù)法）同步預置數(shù)法同步預置數(shù)法適用于具有同步預置端的集成計數(shù)器。同步預置數(shù)法適用于具有同步預置端的集成計數(shù)器。例：用集成計數(shù)器例：用集成計數(shù)器7416074160和與非門組成的和與非門組成的7 7進制計數(shù)器。進制計數(shù)器。QDRETEP74160DRCO33QD211QL010QDCPDD1計數(shù)脈沖

46、計數(shù)脈沖200111Q3Q201QQ3Q0101000110111Q0100Q1Q10002100101106.3 6.3 計數(shù)器計數(shù)器 先將兩芯片采用同步級聯(lián)方式連接成先將兩芯片采用同步級聯(lián)方式連接成100100進制計數(shù)器，進制計數(shù)器， 然后再用異步清零法組成了然后再用異步清零法組成了4848進制計數(shù)器。進制計數(shù)器。解：解：因為因為N48，而，而74160為模為模10計數(shù)器，所以要用兩片計數(shù)器，所以要用兩片74160構成構成.。例例 用用74160組成組成48進制計數(shù)器。進制計數(shù)器。3Q2QETCP0D1D2D3DRCO1Q0Q74160(1)EPRDDLD13DD3DCPQ Q00RCO7

47、4160(2)L21ETQDQR2DEP1計數(shù)脈沖計數(shù)脈沖&116.3 6.3 計數(shù)器計數(shù)器 3 3組成序列信號發(fā)生器組成序列信號發(fā)生器例：用例：用74161及門電路構成序列信號發(fā)生器。及門電路構成序列信號發(fā)生器。其中其中74161與與G1構成了一個模構成了一個模5計數(shù)器。計數(shù)器。 ，因此，這是一個，因此，這是一個01010序列信號發(fā)生器，序列長度序列信號發(fā)生器，序列長度P=5。20QQZ 01010Z輸出輸出0 0 1 0 1 00 1 11 0 00 0 0 Q1 n+1 Q1 n+1 Q0 n+1 次次 態(tài)態(tài)0 0 0 0 0 10 1 00 1 11 0 0 Q2 n Q1 n

48、 Q0 n 現(xiàn)現(xiàn) 態(tài)態(tài)狀狀 態(tài)態(tài) 表表序列信號序列信號在時鐘脈沖作用下產(chǎn)生的一串周期性的二進制信號在時鐘脈沖作用下產(chǎn)生的一串周期性的二進制信號。 3Q2QETCP0D1D2D3DRCO1Q0Q74161EPRDDL11&ZCP&1G1G2G3Q0Q12QQ36.3 6.3 計數(shù)器計數(shù)器 例例6.3.3 試用計數(shù)器試用計數(shù)器74161和數(shù)據(jù)選擇器設計一個和數(shù)據(jù)選擇器設計一個01100011序序列發(fā)生器。列發(fā)生器。解：解：由于序列長度由于序列長度P=8，故將，故將74161構成模構成模8計數(shù)器，并選用計數(shù)器，并選用數(shù)據(jù)選擇器數(shù)據(jù)選擇器74151產(chǎn)生所需序列。產(chǎn)生所需序列。112DD

49、0RETDEPDLCPQQ31741613QD1RCO2QD0CP1DZ2D74151D6DDDG74Y3D150DY0A1A2A111 10 0006.3 6.3 計數(shù)器計數(shù)器 5組成脈沖組成脈沖 分配器分配器CPQ0Q1Q20Y1Y2Y3Y4Y5Y6Y7YY0YYG2A3GA15YY41Y2BDGYA7416121DCPDQD620D1YY6AQ727501YYY00QRRCO1EPET12YD03LY1Y3Q314Y20741381CP6.3 6.3 計數(shù)器計數(shù)器 6.4 6.4 寄存器寄存器集成數(shù)碼寄存器集成數(shù)碼寄存器74LSl75 ：6.4.1 6.4.1 并行數(shù)據(jù)寄存器（狀態(tài)寄存器

50、）并行數(shù)據(jù)寄存器（狀態(tài)寄存器）寄存器寄存器寄存二進制信息寄存二進制信息D1RQQQ13321QQQ3FF2FF1FF0RRQQQ0C1C1QC1R211D1D1DQ0Q01DDC123FF1DDDRCP7474LS175175的功能的功能: :D0D3是并行數(shù)據(jù)輸入端。是并行數(shù)據(jù)輸入端。CP為時鐘脈沖端。為時鐘脈沖端。 Q0Q3是并行數(shù)據(jù)輸出端。是并行數(shù)據(jù)輸出端。0111RD清零清零10CP時鐘時鐘 d0 d1 d2 d3 D0 D1 D2 D3輸輸 入入0 0 0 0d0 d1 d2 d3保保 持持保保 持持Q0 Q1 Q2 Q3輸輸 出出工作模式工作模式異步清零異步清零數(shù)碼寄存數(shù)碼寄存數(shù)據(jù)

51、保持數(shù)據(jù)保持數(shù)據(jù)保持數(shù)據(jù)保持7474LS175175的功能表的功能表RD是異步清零控制端。是異步清零控制端。QD03VccQ15374LS175D2D6Q3CP2GND74QQD3205116211411Q110129QRQD101386.4 6.4 寄存器寄存器 移位寄存器移位寄存器不但可以寄存信息，而且在移位脈沖作用下，寄存器中的不但可以寄存信息，而且在移位脈沖作用下，寄存器中的二進制信息可根據(jù)需要向左或向右移動二進制信息可根據(jù)需要向左或向右移動1 1位。位。6.4.2 6.4.2 移位寄存器移位寄存器1 1單向移位寄存器單向移位寄存器 （1 1）上移寄存器（右移寄存器）上移寄存器（右移寄

52、存器） 結(jié)構特點：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。結(jié)構特點：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行輸入串行輸入串行輸出串行輸出D0D1D20FF1FF2FF3FF并并 行行 輸輸 出出D36.4 6.4 寄存器寄存器 移位脈沖移位脈沖輸入數(shù)碼輸入數(shù)碼輸輸 出出CPDIQ0 Q1 Q2 Q300 0 0 0111 0 0 01 1 0 012030 1 1 0141 0 1 1設移位寄存器的初始狀態(tài)為設移位寄存器的初始狀態(tài)為0000，串行輸入數(shù)碼，串行輸入數(shù)碼DI=1101，從高位到低，從高位到低位依次輸入

53、。其位依次輸入。其狀態(tài)表如下：狀態(tài)表如下：QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行輸入串行輸入串行輸出串行輸出D0D1D20FF1FF2FF3FF并并 行行 輸輸 出出D36.4 6.4 寄存器寄存器 上移寄存器的時序圖：上移寄存器的時序圖： 在在4個個CP作用下，輸入的作用下，輸入的4位串行數(shù)碼位串行數(shù)碼1101全部存入全部存入了寄存器中。了寄存器中。這種方式稱為這種方式稱為串行輸入方式串行輸入方式。619273584CP1D1I01203Q1QQQ移位脈沖移位脈沖輸入數(shù)碼輸入數(shù)碼輸輸 出出CPDIQ0 Q1 Q2 Q30123411010 0 0 0

54、1 0 0 01 1 0 00 1 1 01 0 1 16.4 6.4 寄存器寄存器 （2）下移寄存器（左移寄存器）下移寄存器（左移寄存器）結(jié)構特點：結(jié)構特點：右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。2 2 雙向移位寄存器雙向移位寄存器 將上移寄存器和下移寄存器組合起來，并引入一控制端將上移寄存器和下移寄存器組合起來，并引入一控制端S S便構成既可便構成既可上移又可下移的雙向移位寄存器。上移又可下移的雙向移位寄存器。1DC1RQ1DQRC1Q1D1DC1C1RQRCPCRD01DFF0FF1FF23FF20并并 行行 輸輸 出出3QQ1QQID串行輸入串

55、行輸入串行輸出串行輸出2DD36.4 6.4 寄存器寄存器 其中，其中，DSR為右移串行輸入端，為右移串行輸入端，DSL為左移串行輸入端。為左移串行輸入端。當當S=0時，時，D0=Q1、D1=Q2、D2=Q3、D3=DSL，實現(xiàn)左移操作。，實現(xiàn)左移操作。 D D觸發(fā)器組成的雙向移位寄存器：觸發(fā)器組成的雙向移位寄存器：當當S=1時，時，D0=DSR、D1=Q0、D2=Q1、D3=Q2，實現(xiàn)右移操作；，實現(xiàn)右移操作；RFF1DC13Q&11R1DC12FFQ&11R1DC11FFQ&11FF&C1R01DQ111 11 11 1QQQQ1302CPCR串行輸入串行輸

56、入SLD（左移）（左移）串行輸入串行輸入DSR（右移）（右移）串行輸出串行輸出DOR（右移）（右移）串行輸出串行輸出DOL（左移）（左移）移位控制移位控制SS=1S=1：右移：右移S=0S=0：左移：左移并并 行行 輸輸 出出6.4 6.4 寄存器寄存器 6.4.3 6.4.3 集成移位寄存器集成移位寄存器7419474194 Q0和和Q3分別是左移和右移時的串行輸出端，分別是左移和右移時的串行輸出端，Q0、Q1、Q2和和Q3為為并行輸出端。并行輸出端。 DSL 和和DSR分別是左移和右移串行輸入。分別是左移和右移串行輸入。D0、D1、D2和和D3是并行輸是并行輸入端。入端。74194為四位雙

57、向移位寄存器為四位雙向移位寄存器。0Q1QS3D2D1D0D2Q3Q7419441235671516D0D1D2GNDQ3Q2Q1Vcc74194891011121413RD3D0SQ0SRDCPSLSR01SRSLS1CPDDDD6.4 6.4 寄存器寄存器 74194的功能表的功能表輸輸 入入輸輸 出出工作模式工作模式清零清零控控 制制串行輸入串行輸入時鐘時鐘并行輸入并行輸入RDS1 S0DSL DSRCPD0 D1 D2 D3Q0 Q1 Q2 Q30 0 0 0 0異步清零異步清零10 0 Q0n Q1n Q2n Q3n保保 持持110 10 1 1 0 1 Q0n Q1n Q2n0 Q

58、0n Q1n Q2n右右 移移111 01 01 0 Q1n Q2n Q3n 1Q1n Q2n Q3n 0左左 移移11 1 D0 D1 D2 D3D0 D1 D2 D3并行置數(shù)并行置數(shù)6.4 6.4 寄存器寄存器 6.4.4 6.4.4 移位寄存器構成的移存型計數(shù)器移位寄存器構成的移存型計數(shù)器 環(huán)形計數(shù)器的特點：環(huán)形計數(shù)器的特點： 電路簡單，電路簡單，N位移位寄存器可以計位移位寄存器可以計N個數(shù)，實現(xiàn)模個數(shù)，實現(xiàn)模N計數(shù)器。狀態(tài)為計數(shù)器。狀態(tài)為1的輸出端的序號等于計數(shù)脈沖的個數(shù)，通常不需要譯碼電路。的輸出端的序號等于計數(shù)脈沖的個數(shù)，通常不需要譯碼電路。1. 1. 環(huán)形計數(shù)器環(huán)形計數(shù)器0Q1Q

59、S3D2D1D0D2Q3Q74194SRDCPDSLSRD01111000START0Q31000Q0100Q2Q0010100016.4 6.4 寄存器寄存器 2扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器 一般來說，一般來說，N位移位寄存器可以組成模位移位寄存器可以組成模2N的扭環(huán)形計數(shù)器，只需將末級的扭環(huán)形計數(shù)器，只需將末級輸出反相后，接到串行輸入端。輸出反相后，接到串行輸入端。為了增加有效計數(shù)狀態(tài)，擴大計數(shù)器的模，可用扭環(huán)形計數(shù)器。為了增加有效計數(shù)狀態(tài)，擴大計數(shù)器的模，可用扭環(huán)形計數(shù)器。QD1SR013SQQSSLD74194DRDDCPQ02D1D32010清零清零1Q100000012QQ000003

60、00111Q11000111111011116.4 6.4 寄存器寄存器 6.6 6.6 時序邏輯電路的一般設計方法時序邏輯電路的一般設計方法1同步時序邏輯電路的設計步驟同步時序邏輯電路的設計步驟（3）狀態(tài)分配，又稱狀態(tài)編碼。）狀態(tài)分配，又稱狀態(tài)編碼。（1）根據(jù)設計要求，設定狀態(tài)，導出對應狀態(tài)圖或狀態(tài)表。）根據(jù)設計要求，設定狀態(tài)，導出對應狀態(tài)圖或狀態(tài)表。（2）狀態(tài)化簡。消去多余的狀態(tài)，得簡化狀態(tài)圖（表）。）狀態(tài)化簡。消去多余的狀態(tài)，得簡化狀態(tài)圖（表）。（4）選擇觸發(fā)器的類型。）選擇觸發(fā)器的類型。（5）根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能，）根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能，導出待設計電路的輸出方程和驅(qū)動方程。導出待設計電路的輸出方程和驅(qū)動方程。（6）根據(jù)輸出方程和驅(qū)動方程畫出邏輯圖。）根據(jù)輸出方程和驅(qū)動方程畫出邏輯圖。（7）檢查電路能否自啟動。）檢查電路能否自啟動。6.6.1 同步時序邏輯電路的設計方法同步時序邏輯電路的設計方法6.