基于NE564的鎖相倍頻電路(32倍頻)

1、 皖西學院本科畢業(yè)論文（設(shè)計） 用NE564構(gòu)成鎖相倍頻器（32倍頻）系統(tǒng)設(shè)計作者 XXX 指導教師 馬玲摘要：NE564是一種工作頻率可高達50MHz的超高集成鎖相環(huán)路芯片，內(nèi)部有鑒相器，環(huán)路濾波，壓控振蕩器等基本電路環(huán)節(jié)構(gòu)成回路的一種集成電路的芯片，NE564的功能是輸出信號與參考信號之間的比較，然后經(jīng)過環(huán)路濾波產(chǎn)生的電壓信號控制嚴控振蕩器來實現(xiàn)頻率的跟蹤、捕捉與鎖定。74LS393有分頻器的作用，NE564輸出的信號經(jīng)過74LS393分頻以后的信號經(jīng)過鑒相器，實現(xiàn)倍頻，所以在其與NE564一起工作可實現(xiàn)鎖相倍頻的作用，是構(gòu)成鎖相倍頻器的主要器件，再輔助一些其他器件，就可實現(xiàn)對高頻信號的鎖

2、相倍頻功能。關(guān)鍵詞：倍頻、鎖相環(huán)路、分頻、NE564、壓控振蕩器NE564 constitute a phase-locked frequency multiplier (32 multiplier) system designAuthor XXX Guide Teacher Ma LingAbstract：NE564 is a PLL chip operating frequency up to 50MHz ultra-high, phase detector, loop filter, VCO circuit links constitute a circuit of an integra

3、ted circuit chip. The function of this chip is compare the output signal and consult signal then realize the function of tracking, capturing and locking frequency by control voltage the loop filter produced. 74LS393 is a chip has the function of sub-frequency. The signal output from NE564 through 74

4、LS393 sub-frequency after phase detector to realize multiplier. So this chip work with NE564 can realize multiplier and is the main component to consist a phase-locked device and assisted anther component can realize the function of signal phase-locked and frequency multiplication.Key words: Octave、

5、PLL、frequency、NE564、VCO目 錄1 緒論11.1 研究現(xiàn)狀11.2 研究目的11.3 研究內(nèi)容12 鎖相環(huán)路基本原理12.1鎖相環(huán)路的基本組成22.1.1 鑒相器32.1.2 壓控振蕩器32.1.3環(huán)路濾波器32.2鎖相環(huán)的兩種調(diào)節(jié)過程32.2.1跟蹤過程32.2.2捕捉過程43 集成鎖相環(huán)NE564介紹及其應(yīng)用43.1鎖相環(huán)NE564基本介紹43.1.1限幅放大器63.1.2鑒相63.1.3壓控振蕩管63.1.4輸出放大器與直流恢復(fù)電路73.1.5施密特觸發(fā)器73.2 NE564基本應(yīng)用電路84 分頻器74LS393介紹85 鎖相倍頻器系統(tǒng)的總體設(shè)計115.1功能要求11

6、5.2設(shè)計思路及數(shù)據(jù)的計算115.3 總體電路設(shè)計125.4 設(shè)計實驗內(nèi)容135.5射極電壓跟隨器輸出電路136 調(diào)試與測試14結(jié)論15致謝16參考文獻16 皖西學院本科畢業(yè)論文（設(shè)計） 1 緒論1.1 研究現(xiàn)狀許多電子設(shè)備要正常工作，通常需要外部的輸入信號與內(nèi)部的振蕩信號同步，利用鎖相環(huán)路就可以實現(xiàn)這個目的。目前鎖相技術(shù)可廣泛的應(yīng)用于廣播電視，雷達通信，抑制電網(wǎng)干擾，時鐘同步等領(lǐng)域。集成鎖相環(huán)電路在跟蹤濾波、調(diào)制解調(diào)、頻率合成、載波同步、位同步、FM立體聲解碼、電機調(diào)速穩(wěn)速、鎖相接收機、相移器、頻率變換、同步濾波、自動跟蹤調(diào)諧、微波鎖相頻率等方面都有廣泛的應(yīng)用。國內(nèi)外常用的集成鎖相環(huán)電路已有

7、數(shù)百個品種，如NE564、CD4046等，我們可以通過利用這些集成芯片制作鎖相倍頻系統(tǒng)，另外我們還可以基于FPGA來設(shè)計鎖相倍頻系統(tǒng)，從而在相應(yīng)的技術(shù)領(lǐng)域?qū)崿F(xiàn)相應(yīng)的功能。在本文中我們是用集成鎖相環(huán)NE564來進行設(shè)計鎖相倍頻系統(tǒng)的。1.2 研究目的隨著科技的進步，電子通訊產(chǎn)品越來越多的進入人們視野，在此我們會應(yīng)用到各種各樣的信號，面對這些信號，我們有好多頭痛的問題，比如信號的頻率不穩(wěn)定的問題，在此，我們就可以運用鎖相環(huán)，來跟蹤鎖定頻率，并消除之間的頻率誤差，達到一種穩(wěn)定值。隨著今后的發(fā)展，這種技術(shù)會運用的更加純熟，精度要求及各種性能參數(shù)的指標會更加嚴格與完善，同時面臨的范圍也會更加寬廣，領(lǐng)域范

8、圍也會更加全面化。1.3 研究內(nèi)容 本次畢業(yè)設(shè)計主要是應(yīng)用集成鎖相環(huán)NE564進行倍頻鎖相系統(tǒng)的設(shè)計。在基本鎖相環(huán)的反饋通道中插入分頻器，就構(gòu)成了鎖相倍頻電路。鎖相倍頻電路中，所使用的鎖相為NE564，它是一種工作頻率可達50MHz的超高頻集成鎖相環(huán)。在鎖相倍頻中74LS393為分頻器，分別可以進行232分頻。輸出誤差電壓控制VCO，最終使VCO輸出的頻率，達到倍頻的目的。2 鎖相環(huán)路基本原理 鎖相環(huán)路是一種實現(xiàn)頻率跟蹤的自動控制電路，而且這種跟蹤是無誤差的，即VCO輸出頻率恒等于輸入信號頻率。在PLL中，控制輸入電壓的角頻率和VCO振蕩角頻率之間保持相等的要求，不是直接利用他們之間的頻率誤差

9、，而是利用他們之間瞬時相位誤差來實現(xiàn)的。其實，頻率與相位之間存在著確定的關(guān)系。假設(shè)某種不穩(wěn)定因素使VCO振蕩角頻率大于輸入信號角頻率，則兩個矢量的瞬時相位差將隨時間不斷增大，鑒相器產(chǎn)生的誤差電壓也就相應(yīng)的變化，通過低通濾波器后，加到VCO上，使其振蕩頻率不斷被調(diào)整，直到VCO角頻率等于輸入信號角頻率，環(huán)路鎖定時，瞬時相位差便保持恒值。這時鑒相器輸出恒定誤差，并用這個誤差電壓控制VCO振蕩角頻率，使它穩(wěn)定的等于輸入信號角頻率。環(huán)路達到最后的這種狀態(tài)就稱為鎖定狀態(tài)?？梢姡h(huán)路未鎖定前，鑒相器輸出不斷變化的誤差電壓，進行頻率搜索，一旦找到輸入信號角頻率，鑒相器便輸出恒定誤差電壓，用來保持環(huán)路鎖定。

10、當然由于控制信號正比于相位差，即 （1） 因此在鎖定狀態(tài)，不可能為0，換言之在鎖定狀態(tài)與仍存在相位差。2.1鎖相環(huán)路的基本組成 鎖相環(huán)是一種以消除頻率誤差為目的的反饋控制電路，但它的基本原理是利用相位誤差電壓去消除頻率誤差，所以當電路達到平衡狀態(tài)之后，雖然有剩余相位誤差存在，但頻率誤差可以降低到零，從而實現(xiàn)無頻差的頻率跟蹤和相位跟蹤。鎖相環(huán)由三部分組成，如圖2-1所示。圖2-1 鎖相環(huán)組成方框圖它包含壓控振蕩器（VCO），鑒相器（PD）和環(huán)路濾波器（LF）三個基本部件，三者組成一個閉合環(huán)路，輸入信號為，輸出信號為，反饋至輸入端。下面逐一說明基本部件的作用。 2.1.1 鑒相器PD是一相位比較裝

11、置，用來檢測環(huán)路輸出信號與VCO輸入信號之間的相位差，并把轉(zhuǎn)化為電壓輸出，稱為誤差電壓，通常為一直流量或一低頻交流量。一般情況下采用相乘型鑒相器和采用包絡(luò)檢波的疊加型鑒相器。 2.1.2 壓控振蕩器VCO是本控制系統(tǒng)的控制對象，被控參數(shù)通常是其振蕩頻率，控制信號為加在VCO上的電壓，故稱為壓控振蕩器，也就是一個電壓一頻率變換器，實際上還有一種電流一頻率變換器，但習慣上仍稱為壓控振蕩器。它的作用就是產(chǎn)生頻率隨控制電壓變化的振蕩頻率。一般情況下，壓控振蕩器的振蕩頻率隨控制電壓變化的特性是非線性的，但是在有限的控制電壓范圍內(nèi)，我們可以把它看做是線性的。2.1.3環(huán)路濾波器LF為一低通濾波電路，其作用

12、是濾除鑒相器輸出電流中的無用組合頻率分量及其他干擾分量，以達到環(huán)路所要求的性能，并保證環(huán)路的穩(wěn)定性。在鎖相環(huán)路中，常用的低通濾波器有RC濾波器，無源和有源的比例積分濾波器。2.2鎖相環(huán)的兩種調(diào)節(jié)過程 在鎖相環(huán)路有兩種不同的自動調(diào)節(jié)過程。一是跟蹤過程，二是捕捉過程。下面就對跟蹤過程和鎖定過程進行討論。 2.2.1跟蹤過程在環(huán)路鎖定之后，若輸入信號頻率發(fā)生變化，產(chǎn)生了瞬時頻差，從而使瞬時相位差發(fā)生變化，則環(huán)路將及時調(diào)節(jié)誤差電壓去控制VCO，使VCO輸出信號頻率隨之變化，即產(chǎn)生新的控制頻差，VCO輸出頻率及時跟蹤輸入信號頻率，當控制頻差等于固有頻差時，瞬時頻差再次為零，繼續(xù)維持鎖定，這就是跟蹤過程，

13、在鎖定后能夠繼續(xù)維持鎖定所允許的最大固有角頻差的兩倍稱為跟蹤帶或同步帶。 2.2.2捕捉過程環(huán)路原先是失鎖的，通過自身調(diào)節(jié)由失鎖進入鎖定的過程稱為捕捉過程，能夠進入所允許的最大值稱為捕捉帶。設(shè)時環(huán)路開始閉合，此前輸入信號角頻率不等于VCO輸出振蕩角頻率（因控制電壓），環(huán)路處于失鎖狀態(tài)。假定是一定值，二者有一瞬時角頻差，瞬時相位差隨時間線性增大，因此鑒相器輸出誤差電壓將是一個周期為的正弦函數(shù)，稱為正弦差拍電壓。所謂差拍電壓是指其角頻率（此處是）為兩個角頻率（此處是與）的差值，角頻差的數(shù)值大小不同，環(huán)路的工作情況也不同。若較小，處于環(huán)路濾波器的通頻帶內(nèi)，則差拍誤差電壓能順利通過環(huán)路濾波器加到VCO

14、上，控制VCO的振蕩頻率，使其隨差拍電壓的變化而變化，所以VCO輸出是一個調(diào)頻波，即將在上下擺動。由于較小，所以很容易擺動到，環(huán)路進入鎖定狀態(tài)，鑒相器將輸出一個與穩(wěn)態(tài)相位差對應(yīng)的直流電壓，維持環(huán)路動態(tài)平衡。若瞬時角頻差數(shù)值較大，則差拍電壓的頻率較高，它的幅度在經(jīng)過環(huán)路濾波器時可能受到一些衰減，這樣VCO的輸出振蕩角頻率上下擺動的范圍也將減小一些，故需要多次擺動才能靠近輸入角頻率，即捕捉過程需要許多個差拍周期才能完成，因此捕捉時間較長，若太大，將無法捕捉到，環(huán)路一直處于失鎖狀態(tài)。能夠由失鎖進入鎖定所允許的最大固有角頻差的兩倍稱為環(huán)路的捕捉帶。3 集成鎖相環(huán)NE564介紹及其應(yīng)用3.1鎖相環(huán)NE5

15、64基本介紹在本次的課程設(shè)計中，所使用的鎖相環(huán)NE564是一種工作頻率可高達50MHz的超高頻集成鎖相環(huán)。主要參數(shù)如下：NE564的最高工作頻率為50MHz，最大鎖定范圍達，輸入阻抗大于，電源工作電壓512V，典型工作電壓為5V，典型工作電流為60mA，最大允許功耗為40mV；在頻偏為±10%，中心頻率為5MHz時，解調(diào)輸出電壓可達 。輸入信號為有效值大于或等于。其內(nèi)部框圖和管腳定義如圖3-1所示。其內(nèi)部原理圖如圖3-2所示。（a） NE564內(nèi)部框圖（b） NE564管腳分布圖圖3-1 NE564內(nèi)部框圖和管腳定義 圖3-2 鎖相環(huán)內(nèi)部原理圖 3.1.1限幅放大器限幅放大器它主要由

16、原理圖中的Q1Q5及Q7 , Q8組成。Q1Q5組成PNP，NPN互補的共集共射組合差分放大器，由于Q2，Q3負載并聯(lián)有肖特基二極管D1,D2，故其雙端輸出電壓被限幅在2VD=0.30.4V左右。因此可有效消除FM信號輸入時，干擾所產(chǎn)生的寄生調(diào)幅。Q7 , Q8為射極輸出差放，以作緩沖，其輸出信號送鑒相器。 3.1.2鑒相鑒相采用普通雙差分模擬相乘器，由壓控振蕩器反饋過來的信號從外部由端輸入。另外由端去改變雙差分電路的偏置電流，控制鑒相器增益，從而實現(xiàn)環(huán)路增益控制。 3.1.3壓控振蕩管NE564的壓控振蕩器是改進型的射極定時多諧振蕩器。主電路由Q21 , Q22與Q23 , Q24組成。其中

17、Q22 , Q23兩極通過其固有振蕩頻率由，端外接定時電容Ct，Q21 , Q24兩射極分別經(jīng)電阻R22 , R23接電源Q27 , Q25。Q26也為電流源。Q17 , Q18為控制信號輸入緩沖極。接通電源，Q21 , Q22與Q23 , Q24雙雙輪流導通與截止，電容Ct周期地充電與放電，于是Q22 , Q23集成極輸出極性相反的方形脈沖。根據(jù)特定設(shè)計，固有振蕩頻率為： （2）其中， 為VCO的振蕩頻率 3.1.4輸出放大器與直流恢復(fù)電路輸出放大器與直流恢復(fù)電路是專為解調(diào)FM信號與FSK信號而設(shè)計的。輸出放大器A2是恒流源差分放大電路，來自鑒相器的誤差電壓由，端輸入，經(jīng)緩沖后，雙端送入A2

18、放大。直流恢復(fù)電路由Q42 , Q43 , Q44等組成，電流源Q40作Q43地有源負載。若環(huán)路的輸入為FM信號，那么在鎖定狀態(tài)，端的電壓就是FM解調(diào)信號。若環(huán)路的輸入為FSK信號即頻率在f1與f2之間周期性跳變的信號，則鑒相器的輸出電壓A2放大后分兩路，一路直接送施密特觸發(fā)器的輸入，另一路送直流恢復(fù)電路Q42基極，由于Q43集電極通過端外接一濾波電容，故直流恢復(fù)電路的輸出電壓就是一個平均值電流。這個直流電壓VREF再送施密特觸發(fā)器另一輸入端就作為基準電壓。 3.1.5施密特觸發(fā)器 施密特觸發(fā)器是專為解調(diào)FSK信號而設(shè)計的，其作用就是將模擬信號轉(zhuǎn)換成TTL數(shù)字信號。直流恢復(fù)輸出的直流電壓基準V

19、REF與被A2放大了的誤差電壓Vdm 分別送入Q49 , Q50的基極，Vdm 與VREF進行比較，當VdmVREF時，則Q50導通，Q49截止，從而迫使Q54截止，Q55導通，于是端輸出低電平。當Vdm<VREF時，則Q49導通，Q50截止，從而迫使Q54導通，Q55截止，端輸出高電平。通過端改變Q52的電流大小，可改變觸發(fā)器上下翻轉(zhuǎn)電平，上限電平與下限電平之差也稱為滯后電壓VH，調(diào)節(jié)VH可消除因截波泄漏而造成的誤觸發(fā)而出現(xiàn)的FSK解調(diào)輸出，特別是數(shù)據(jù)傳輸速率比較高的場合，并且此時端濾波電容不能太大。3.2 NE564基本應(yīng)用電路目前，集成鎖相環(huán)電路在跟蹤濾波、調(diào)制解調(diào)、頻率合成、載波

20、同步、位同步、FM立體聲解碼、電機調(diào)速穩(wěn)速、鎖相接收機、相移器、頻率變換、同步濾波、自動跟蹤調(diào)諧、微波鎖相頻率等方面都有廣泛的應(yīng)用。其中最基本的應(yīng)用是FM鎖相解調(diào)電路和鎖相倍頻電路。FM鎖相解調(diào)電路的電路圖如圖3-3所示。；圖3-3 FM鎖相解調(diào)電路原理圖上圖是用于調(diào)頻廣播的FM調(diào)頻解調(diào)器，從NE564的6腳輸入10.7MHz的中頻信號，微調(diào)VC1使VCO鎖定在10.7MHz，調(diào)節(jié)RV1使輸出波形最大不失真，這樣在14腳就可以獲得幅度較小的解調(diào)信號，再經(jīng)U1放大都就可得到所需的音頻信號。由于本次設(shè)計的課題是32倍頻的鎖相倍頻器的設(shè)計，所以在這里將不再進行更多的敘述，在接下來的內(nèi)容中會有更詳細的

21、介紹。4 分頻器74LS393介紹74LS393為分頻器，它由兩個完全相同的單元組成（IC32A ，IC32B），是兩個4 位異步二進制計數(shù)器，可以分別進行2分頻，4分頻，8分頻，16分頻。如果將IC32A中的16分頻輸出與IC32B中時鐘輸入端相接則IC32B可以組成32分頻，64分頻，128分頻，256分頻。其外接管腿圖如圖4-1所示。圖4-1 74LS393外接管腿圖異步清零端(1clear,2clear) 為高電平時，不管時鐘端1A，2A狀態(tài)如何，即可以完成清除功能。當1clear,2clear為低電平時，在1A，2A脈沖下降沿作用下進行計數(shù)操作。引出端符號： 1A、2A 時鐘輸入端（

22、下降沿有效）；1clear,2clear 異步清零端；1Qa1Qd、2Qa2Qb 輸出端。 極限值：電源電壓為7V 輸入電壓為5.5V 工作環(huán)境溫度為 070 存儲溫度為 -65150其邏輯圖與真值表分別如圖4-2，4-3所示。圖4-2 74LS393邏輯圖圖4-3 74LS393真值表5 鎖相倍頻器系統(tǒng)的總體設(shè)計5.1功能要求 當輸入500KHz的純載波（大小約0bBm）作為參考信號，鎖相倍頻電路接連2倍頻，鎖相倍頻電路中鎖相環(huán)同步、失鎖、再同步的過程，首先使信號鎖定在1MHz，然后進行32分頻。最終使輸出信號為輸入信號頻率的32倍。5.2設(shè)計思路及數(shù)據(jù)的計算NE564的VCO振蕩輸出信號（

23、從9腳輸出）經(jīng)RW2與R6分壓（74LS393的1腳輸入信號保持在2.4V左右）由74LS393的1腳輸入，分頻后由NE564的3腳輸入，簡單的框圖如圖5-1所示。圖5-1 鎖相倍頻框圖由NE564的3腳輸入的分頻信號與從NE564的6腳輸入的參考信號進行鑒頻，輸出誤差電壓控制VCO，最終使VCO輸出的頻率，達到倍頻目的。在鎖相分頻電路中，NE564的2腳為增益控制端，調(diào)節(jié)可改變同步帶大小。NE564的 12腳和13腳跨接定時電容C，C由下列算式確定。 （3） 其中則 （4）本次設(shè)計的輸入載波頻率為=500KHz。則當2倍頻時，=1MHz，C=625PF 當4倍頻時，=2MHz，C=312PF

24、 當8倍頻時，=4MHz，C=156PF 當16倍頻時，=8MHz，C=78PF 當32倍頻時，=16MHz，C=39PF 當64倍頻時，=32MHz，C=20PF在實際的電路中，由于分布電容的存在應(yīng)比計算值偏小。5.3 總體電路設(shè)計基于以上的分析和研究，繪制出系統(tǒng)的整體原理圖，如圖5-2所示,圖5-2 系統(tǒng)原理圖 電路原理分析：進行32倍頻實驗時，500KHZ正弦信號由INPUT輸入，經(jīng)過壓控振蕩器VCO后由9輸出，進入到74LS393進行32分頻處理，處理之后的分頻信號再由3引腳輸出，后由NE564的3引腳輸入。NE564的3引腳輸入的分頻信號與6引腳輸入的參考信號進入進行鑒頻，調(diào)節(jié)滑動變

25、阻器，從而調(diào)節(jié)誤差電壓使輸出誤差電壓控制VCO,最終使VCO輸出的頻率，達到倍頻目的。在輸出端接入示波器，觀察波形，便可得到16MHZ的方波信號，從而得到實驗所需數(shù)據(jù)，完成實驗。當進行2倍頻時電路改為74LS393 IC32B的3腳連接NE564的3腳；當進行4倍頻時電路修改為74LS393 IC32B的4腳連接NE564的3腳；當進行8倍頻時電路修改為74LS393 IC32B的5腳連接NE564的3腳；當進行16倍頻時電路修改為74LS393 IC32B的6腳連接NE564的3腳；當進行64倍頻時電路修改為74LS393 IC32A的4腳連接NE564的3腳。由于NE564的最高工作頻率為

26、50MHz，所以雖然該設(shè)計理論上能夠達到128倍頻，256倍頻，但實際上當NE564的工作頻率大于50MHz時，該設(shè)計電路不可用。5.4 設(shè)計實驗內(nèi)容由input輸入500KHz的純載波（大小約0dBm），作為參考信號。 首先將NE564的3腳與74LS393 IC32B的3腳連接起來，組成2倍頻實驗電路，此時NE564的12腳與13腳跨接625PF的電容，調(diào)節(jié)可調(diào)電容VC1，使從output處測得的信號頻率為1MHz（74LS393的1腳輸入信號保持在2.4V左右）。調(diào)節(jié)的方法為：用示波器同時在input和NE564的3腳處觀察輸入信號和分頻信號，若輸入信號為正弦波，則分頻信號為方波，調(diào)節(jié)可

27、調(diào)電容VC1，使兩信號同頻，此時即輸出1MHz的信號。 其次，再連接NE564的3腳與74LS393 IC32A的3腳連接起來，組成32倍頻實驗電路。觀察鎖相環(huán)同步過程，失鎖過程，再同步過程。用示波器同時在input和NE564的3腳處觀察輸入信號和分頻信號，改變輸入信號頻率（以10KHz為步進）。首先增大輸入信號頻率，在示波器上觀測兩波形，開始時，兩波形同步移動，此時處于同步跟蹤狀態(tài)。當增大到一定值的時候，只有輸入信號在移動，此時處于失鎖狀態(tài)，記下此時的值。然后再減小輸入信號頻率直至進入鎖定狀態(tài)（兩波形同時移動），調(diào)節(jié)RW1。在增大輸入信號頻率直至失鎖，記下此時的值。重復(fù)上述步驟，比較兩次的

28、值大小，找到最大的值，即此NE564的同步帶。5.5射極電壓跟隨器輸出電路射極跟隨器如圖5-3所示。圖5-3 射極電壓跟隨器射極電壓跟隨器是共集電極電路，R1 和R2為三極管設(shè)置靜態(tài)工作點，R3負反饋穩(wěn)定靜態(tài)工作點，C1濾波電容。射極電壓跟隨器的特點：電壓同相輸出，放大倍數(shù)約等于1且小于1，輸入電阻大，輸出電阻小，負載能力比較強，能夠起到隔離的作用。當負載變化時，輸出電壓幾乎不變，從而消除負載對輸出電壓的影響，因此射極跟隨器常做輸出極使用。6 調(diào)試與測試本設(shè)計的調(diào)試是在Proteus的環(huán)境下進行的，我們需要在其下新建一個工程New Project，在Library/pick Device窗口選

29、擇需要使用的原件，將元件添加到主界面左側(cè)的列表中，將元件放置在繪圖區(qū)，并移動原件至合適的位置，然后連線，將各元件連接，繪制電源和地，完成整體電路圖。按照實驗內(nèi)容完成實驗步驟，首先使鎖相環(huán)輸出信號鎖定在1MHz，觀測鎖相環(huán)的鎖定狀態(tài)，失鎖狀態(tài)，再鎖定狀態(tài)，最后用示波器觀測輸入信號與輸出信號的波形，完成最后的調(diào)試。當在input端輸入信號為頻率為500KHz的正弦波時，輸出端output用示波器觀測輸出端波形用示波器我們觀測到的輸入輸出波形如圖6-1所示：圖6-1 仿真輸出波形由圖中波形可以得出如下結(jié)論：輸出信號頻率為輸入信號頻率的32倍，說明該設(shè)計電路滿足了設(shè)計要求，能夠進行32倍頻實驗。結(jié)論畢

30、業(yè)設(shè)計期間，我所設(shè)計的是基于NE564的鎖相倍頻系統(tǒng)的設(shè)計，在設(shè)計過程中，經(jīng)過多次的設(shè)計方案的比較與選擇，決定用NE564與74LS393兩種芯片做此次設(shè)計，這樣方案設(shè)計上更加的簡單，同時也能達到方案設(shè)計的要求。確定方案后經(jīng)過多次的調(diào)試與修改電路，所設(shè)計的鎖相倍頻系統(tǒng)基本上滿足了設(shè)計的要求，可以達到鎖相和倍頻（32倍頻）的目的。 在方案設(shè)計過程中首先確定了設(shè)計思路，整個電路輸入信號經(jīng)過NE564的壓控振蕩器VCO后輸出，進入到74LS393進行分頻處理，處理之后的分頻信號再由3引腳輸出，后由NE564的3引腳輸入。NE564的3引腳輸入的分頻信號與6引腳輸入的參考信號進入進行鑒頻，調(diào)節(jié)滑動變阻器，從而調(diào)節(jié)誤差電壓使輸出誤差電壓控制VCO,最終使VCO輸出的頻率，達到倍頻目的。通過此設(shè)計思路從而完成整體方案設(shè)計，繼而完成方案的仿真實驗。在本次設(shè)計中，又再一次的加強了我的理論知識，也是得理論知識的學習在實踐中得到了升華，提高了我的動手能力和獨立解決問題的能力。在設(shè)計的過程中，我也遇到了許多問題，使得設(shè)計一度的中斷，但