維修電工高級電子部分PPT觸發(fā)器和時序邏輯電路

1、第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路本單元重點知識點本單元重點知識點 重點掌握觸發(fā)器的邏輯符號、真值表、狀態(tài)轉(zhuǎn)重點掌握觸發(fā)器的邏輯符號、真值表、狀態(tài)轉(zhuǎn)換圖、特征方程和邏輯波形圖。換圖、特征方程和邏輯波形圖。第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路第一節(jié)第一節(jié) 觸發(fā)器觸發(fā)器 觸發(fā)器是一種能記憶一位二進(jìn)制數(shù)的存儲單元。由觸發(fā)器是一種能記憶一位二進(jìn)制數(shù)的存儲單元。由它可以構(gòu)造計數(shù)器、寄存器、移位寄存器等時序邏輯電它可以構(gòu)造計數(shù)器、寄存器、移位寄存器等時序邏輯電路。在一定的外界信號作用時，觸發(fā)器可以從一個

2、穩(wěn)態(tài)路。在一定的外界信號作用時，觸發(fā)器可以從一個穩(wěn)態(tài)翻轉(zhuǎn)到另一個穩(wěn)態(tài)，當(dāng)外界信號消失后，能保持更新后翻轉(zhuǎn)到另一個穩(wěn)態(tài)，當(dāng)外界信號消失后，能保持更新后的狀態(tài)。兩個穩(wěn)定的工作狀態(tài)，一個是的狀態(tài)。兩個穩(wěn)定的工作狀態(tài)，一個是“0”“0”態(tài)，即輸出態(tài)，即輸出q q0 0、 。另一個是。另一個是“1”“1”態(tài)，即輸出態(tài)，即輸出q q1 1、 。當(dāng)無外界信號作用時，觸發(fā)器狀態(tài)維持不變。當(dāng)無外界信號作用時，觸發(fā)器狀態(tài)維持不變。 1q 0q 第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路 觸發(fā)器分類觸發(fā)器分類按功能分類分為：按功能分類分為：rsrs、jkjk、t t、d d觸發(fā)器觸發(fā)器 學(xué)習(xí)時重點掌

3、握觸發(fā)器的學(xué)習(xí)時重點掌握觸發(fā)器的邏輯符號、真邏輯符號、真值表、值表、狀態(tài)轉(zhuǎn)換圖、特征方程和邏輯波形狀態(tài)轉(zhuǎn)換圖、特征方程和邏輯波形圖。圖。第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路一、基本一、基本rsrs觸發(fā)器觸發(fā)器 基本基本rsrs觸發(fā)器是構(gòu)成各種觸發(fā)器的基本單元。觸發(fā)器是構(gòu)成各種觸發(fā)器的基本單元。邏輯符號邏輯符號&qsrsrqqqsrsrqqsr(a)(b)(c) 邏輯圖邏輯圖 邏輯符號邏輯符號有兩個輸出端：有兩個輸出端：q、q；q的狀態(tài)為觸發(fā)器的狀態(tài)；所以的狀態(tài)為觸發(fā)器的狀態(tài)；所以觸發(fā)器有觸發(fā)器有0態(tài)態(tài)和和1態(tài)態(tài)。兩個輸入端：兩個輸入端：r、s。r為置為置1端端或或

4、置位端置位端，r為置為置0端或端或復(fù)位端復(fù)位端；&qsrsrqqqsrsrqqsr(a)(b)(c)第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路1 1、基本、基本rsrs觸發(fā)器真值表觸發(fā)器真值表 qn 為現(xiàn)態(tài)為現(xiàn)態(tài) ，qn+1為次態(tài)為次態(tài)srqn+10001110011qn第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路2 2、狀態(tài)轉(zhuǎn)換圖及、狀態(tài)轉(zhuǎn)換圖及特征方程：特征方程： nnrqsq1約束方程（條件）：約束方程（條件）：1sr0sr 或特征方程：特征方程：第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路二、同步二、同步rsrs觸發(fā)器觸發(fā)器 第五單元

5、第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路1 1、同步、同步rsrs觸發(fā)器真值表觸發(fā)器真值表 s s（置數(shù)端）（置數(shù)端）r r（清零端）（清零端）qn n（初態(tài)）（初態(tài)）qn+1n+1（次態(tài)）（次態(tài)）功能說明功能說明0 00 00 00 0保持保持0 00 01 11 10 01 10 00 0置置00 01 11 10 01 10 00 01 1置置11 10 01 11 11 11 10 0x x工作時必須避工作時必須避免免1 11 11 1x x第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路1 1、同步、同步rsrs觸發(fā)器真值表觸發(fā)器真值表 nnqrqs1約束方程（條

6、件）：約束方程（條件）：1sr0sr 或特征方程：特征方程：第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路2 2、d d 觸發(fā)器觸發(fā)器 由于由于rsrs觸發(fā)器存在約觸發(fā)器存在約束條件的缺點，可以通過束條件的缺點，可以通過硬件的辦法保證硬件的辦法保證rsrs輸入始輸入始終相反（與教材略有不終相反（與教材略有不同）。同）。 利用利用d d觸發(fā)器，在觸發(fā)器，在cp=1cp=1作用下將作用下將d d端的數(shù)據(jù)送入觸端的數(shù)據(jù)送入觸發(fā)器，因此發(fā)器，因此d d觸發(fā)器又稱觸發(fā)器又稱d d鎖存器。鎖存器。qqsdrddcp&1第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路2 2、d

7、 d 觸發(fā)器觸發(fā)器srdqqsd1ddrc1cpqq集成集成d觸發(fā)器符號觸發(fā)器符號dq qn+1n+100 0 11 1qn+1=d （cp=1時）時）d d 觸發(fā)器的特征方程：觸發(fā)器的特征方程：d d觸發(fā)器的真值表觸發(fā)器的真值表第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路d d觸發(fā)器的狀態(tài)圖與波形圖觸發(fā)器的狀態(tài)圖與波形圖第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路3 3、t t 觸發(fā)器與觸發(fā)器與tt觸發(fā)器觸發(fā)器第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路3 3、t t 觸發(fā)器觸發(fā)器 電路組成如圖電路組成如圖510所示，所示，t t與與cpcp等效。是

8、由等效。是由rs觸發(fā)器加反饋線得觸發(fā)器加反饋線得來的稱為來的稱為t觸發(fā)器觸發(fā)器。類似的有由類似的有由d觸觸發(fā)器發(fā)器加反饋線加反饋線得來的稱為得來的稱為t觸發(fā)器。觸發(fā)器。功能描述：功能描述：當(dāng)當(dāng)t等于等于1，來一個，來一個cp翻轉(zhuǎn)一次。翻轉(zhuǎn)一次。第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路3 3、t t 觸發(fā)器觸發(fā)器 電路組成如圖電路組成如圖510所示，所示，t t與與cpcp等效。是由等效。是由rs觸發(fā)器加反饋線得觸發(fā)器加反饋線得來的稱為來的稱為t觸發(fā)器觸發(fā)器。類似的有由類似的有由d觸觸發(fā)器發(fā)器加反饋線加反饋線得來的稱為得來的稱為t觸發(fā)器。觸發(fā)器。功能描述：功能描述：當(dāng)當(dāng)t等于等

9、于1，來一個，來一個cp翻轉(zhuǎn)一次。翻轉(zhuǎn)一次。第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路3 3、t t 觸發(fā)器觸發(fā)器srdqqsd1ttrc1 cpqq集成集成d觸發(fā)器符號觸發(fā)器符號tq qn+1n+10q qn n1q qn nqn+1=tqn+t qnt t觸發(fā)器的特征方程：觸發(fā)器的特征方程：t t觸發(fā)器的真值表觸發(fā)器的真值表脈沖下降沿脈沖下降沿起作用起作用第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路cptqqt t觸發(fā)器的波形圖觸發(fā)器的波形圖注意：下降沿觸發(fā)。如果不是邊沿觸發(fā)，將無法討論。第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路1 1、jkj

10、k觸發(fā)器觸發(fā)器第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路jkjk觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成 jk jk觸發(fā)器也是一種雙輸入端觸發(fā)器，觸發(fā)器也是一種雙輸入端觸發(fā)器，將圖將圖5 510t10t觸發(fā)器的觸發(fā)器的t t端斷開，分別作為端斷開，分別作為j j，k k輸入端即可構(gòu)成輸入端即可構(gòu)成jkjk觸發(fā)器。觸發(fā)器。第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路1 1、jkjk觸發(fā)器觸發(fā)器srdqqc1 sd1jj1k krcpqq集成集成jk觸發(fā)器符號觸發(fā)器符號jkq qn+1n+100q qn n 保持保持010 0 隨隨j j101 1 隨隨j j11q qn n 翻轉(zhuǎn)翻轉(zhuǎn)j

11、kjk觸發(fā)器的真值表觸發(fā)器的真值表第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路jkjk觸發(fā)器的功能描述觸發(fā)器的功能描述0000保持，保持，1111翻轉(zhuǎn)，一高一低隨翻轉(zhuǎn)，一高一低隨j jqn+1=j qn+k qnjkjk觸發(fā)器的特征方程：觸發(fā)器的特征方程：第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路 cp j k q q jkjk觸發(fā)器的波形圖觸發(fā)器的波形圖第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路六、基本觸發(fā)器的空翻和振蕩六、基本觸發(fā)器的空翻和振蕩以上以上介紹的四種觸發(fā)器都是電位觸發(fā)介紹的四種觸發(fā)器都是電位觸發(fā)方式，即只方式，即只要要在在cp脈沖存

12、續(xù)期間，觸脈沖存續(xù)期間，觸發(fā)器就能接收信號，這就帶來了發(fā)器就能接收信號，這就帶來了基本基本觸發(fā)器的缺陷觸發(fā)器的缺陷-空翻和震蕩空翻和震蕩。第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路空翻空翻電位式觸發(fā)器在電位式觸發(fā)器在cp電平有效期間，能電平有效期間，能接收控制輸入信號。在高電平時，如果接收控制輸入信號。在高電平時，如果輸入信號發(fā)生多次變化（輸入信號發(fā)生多次變化（rs、d)，觸，觸發(fā)器也會發(fā)生相應(yīng)的多次翻轉(zhuǎn)，這種在發(fā)器也會發(fā)生相應(yīng)的多次翻轉(zhuǎn)，這種在一個脈沖期間觸發(fā)器的狀態(tài)發(fā)生多于一一個脈沖期間觸發(fā)器的狀態(tài)發(fā)生多于一次變化的現(xiàn)象，稱為觸發(fā)器的空翻?？沾巫兓默F(xiàn)象，稱為觸發(fā)器的空翻。

13、空翻意味著失控，即觸發(fā)器的輸出不能嚴(yán)翻意味著失控，即觸發(fā)器的輸出不能嚴(yán)格按時鐘節(jié)拍工作，沒有實用性。格按時鐘節(jié)拍工作，沒有實用性。第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路振蕩振蕩：對于對于t觸發(fā)器或觸發(fā)器或jk觸發(fā)器觸發(fā)器j=k=1時，應(yīng)該時，應(yīng)該來一個脈沖翻轉(zhuǎn)一次，如果脈沖寬度過寬，來一個脈沖翻轉(zhuǎn)一次，如果脈沖寬度過寬，會導(dǎo)致多次翻轉(zhuǎn)，形成振蕩。會導(dǎo)致多次翻轉(zhuǎn)，形成振蕩。基本觸發(fā)器并無實用價值。基本觸發(fā)器并無實用價值。第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路七、集成觸發(fā)器七、集成觸發(fā)器 為了實用，必須解決為了實用，必須解決“空翻空翻”與與“振振蕩蕩”問題。

14、問題。 常采用的電路為：維持阻塞觸發(fā)器、常采用的電路為：維持阻塞觸發(fā)器、邊沿觸發(fā)器、主從觸發(fā)器等邊沿觸發(fā)器、主從觸發(fā)器等三種觸發(fā)器。三種觸發(fā)器。第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路1 1維持阻塞觸發(fā)器維持阻塞觸發(fā)器 維持阻塞觸發(fā)器是利用電路內(nèi)維持阻塞觸發(fā)器是利用電路內(nèi)部的維持阻塞線產(chǎn)生的維持阻塞作部的維持阻塞線產(chǎn)生的維持阻塞作用來克服空翻的。用來克服空翻的。第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路 2 2邊沿觸發(fā)器邊沿觸發(fā)器 邊沿觸發(fā)器是利用電路內(nèi)部門電路邊沿觸發(fā)器是利用電路內(nèi)部門電路的速度差來克服的速度差來克服“空翻空翻”的。一般邊沿的。一般邊沿觸發(fā)器

15、多采用觸發(fā)器多采用cpcp脈沖的下降沿觸發(fā)，也脈沖的下降沿觸發(fā)，也有少數(shù)采用上升沿觸發(fā)方式。有少數(shù)采用上升沿觸發(fā)方式。第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路 3 3主從觸發(fā)器主從觸發(fā)器 主從觸發(fā)器具有主從結(jié)構(gòu)，以此克服空翻。主從觸發(fā)器具有主從結(jié)構(gòu)，以此克服空翻。 主從觸發(fā)器是雙拍式工作方式，即將一個時鐘脈主從觸發(fā)器是雙拍式工作方式，即將一個時鐘脈沖分為兩個階段。沖分為兩個階段。 (1)cp高電平期間，主觸發(fā)器接收輸入控制信號。而從觸發(fā)器被封鎖，保持原狀態(tài)不變。 (2)在cp由10時(即下降沿)主觸發(fā)器被封鎖，保持cp高電平所接收的狀態(tài)不變，而從觸發(fā)器解除封鎖，接受主觸發(fā)器的

16、狀態(tài)輸出。第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路第二節(jié)第二節(jié) 寄存器寄存器 用于將一組二值代碼暫時存儲起來用于將一組二值代碼暫時存儲起來的邏輯電路稱為寄存器。一個觸發(fā)器只的邏輯電路稱為寄存器。一個觸發(fā)器只能寄存能寄存1 1位二進(jìn)制數(shù)。位二進(jìn)制數(shù)。 第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路 寄存器存放數(shù)碼的方式和從寄存器取出數(shù)碼的方式都有并行方式和串行方式兩種。輸入、輸出都為并行方式的寄存器一般稱為數(shù)碼寄存器數(shù)碼寄存器。其他三種輸入、輸出形式的寄存器，即串行輸入并行輸出、并行輸入串行輸出和串行輸入串行輸出的寄存器，統(tǒng)稱為移位寄存器移位寄存器。第五單元第五單元

17、 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路一、數(shù)碼寄存器一、數(shù)碼寄存器 數(shù)碼寄存器只有存、取數(shù)碼和清除原數(shù)碼寄存器只有存、取數(shù)碼和清除原有數(shù)碼的功能。有數(shù)碼的功能。數(shù)據(jù)輸出數(shù)據(jù)輸出清零端清零端觸發(fā)器觸發(fā)器門電路門電路置位端置位端輸入控制輸入控制 輸出控制輸出控制一、數(shù)碼寄存器一、數(shù)碼寄存器cp控制端，上升沿作用一、數(shù)碼寄存器一、數(shù)碼寄存器二、移位寄存器二、移位寄存器移位寄存器移位寄存器 不僅能存放數(shù)碼而且有移位的功能。不僅能存放數(shù)碼而且有移位的功能。 移位寄存器不僅能存放數(shù)碼，而且還具移位寄存器不僅能存放數(shù)碼，而且還具有運(yùn)算功能。比如，數(shù)碼左移一位，相當(dāng)于有運(yùn)算功能。比如，數(shù)碼左移一位，相當(dāng)于

18、乘以乘以2 2；二、移位寄存器二、移位寄存器jk觸發(fā)器做成d觸發(fā)器qj從q來，k從 來jk永遠(yuǎn)相反，也是d觸發(fā)器q3q2q1q0并行輸出串行輸出第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路并入串出移位寄存器并入串出移位寄存器一位全加器串入并出移位寄存器d鎖存器第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路第三節(jié)第三節(jié) 計數(shù)器計數(shù)器 計數(shù)器可主要用于數(shù)字運(yùn)算、控制、計數(shù)器可主要用于數(shù)字運(yùn)算、控制、測量及分頻和產(chǎn)生節(jié)拍脈沖等。測量及分頻和產(chǎn)生節(jié)拍脈沖等。 計數(shù)器種類繁多，就數(shù)制而言，有二計數(shù)器種類繁多，就數(shù)制而言，有二進(jìn)制、十進(jìn)制和任意進(jìn)制計數(shù)器；就計數(shù)進(jìn)制、十進(jìn)制和任意

19、進(jìn)制計數(shù)器；就計數(shù)功能功能( (計數(shù)方向計數(shù)方向) )而言，有加法、減法和可而言，有加法、減法和可逆計數(shù)器；而就進(jìn)位方式而言，又有串行逆計數(shù)器；而就進(jìn)位方式而言，又有串行( (異步異步) )、并行、并行( (同步同步) )和串并行計數(shù)器。和串并行計數(shù)器。 一、同步計數(shù)器一、同步計數(shù)器 輸入計數(shù)脈沖同時作用到各位輸入計數(shù)脈沖同時作用到各位觸發(fā)器的觸發(fā)器的cpcp端，各位觸發(fā)器同時翻端，各位觸發(fā)器同時翻轉(zhuǎn)并產(chǎn)生進(jìn)位信號，由于不存在各轉(zhuǎn)并產(chǎn)生進(jìn)位信號，由于不存在各級延遲時間的積累問題，故其工作級延遲時間的積累問題，故其工作速度快。速度快。1同步二進(jìn)制計數(shù)器同步二進(jìn)制計數(shù)器vddj=k=1，做成t觸發(fā)

20、器來一個脈沖翻轉(zhuǎn)一次四個觸發(fā)器由同一個cp脈沖控制，是為同步隱含“與”功能第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路q 在構(gòu)成同步（或者異步）二進(jìn)在構(gòu)成同步（或者異步）二進(jìn)制計數(shù)器時，不管采用什么邏輯功制計數(shù)器時，不管采用什么邏輯功能的觸發(fā)器，都應(yīng)先接成能的觸發(fā)器，都應(yīng)先接成t或或t觸發(fā)觸發(fā)器。（器。（d觸發(fā)器將觸發(fā)器將 倒送回本級倒送回本級d輸輸入端、入端、jk觸發(fā)器接成觸發(fā)器接成j=k，作為，作為t）。）。同步加法器的連接規(guī)律：同步加法器的連接規(guī)律：加法低位的全為加法低位的全為1，前面的翻轉(zhuǎn)。所以高，前面的翻轉(zhuǎn)。所以高位的位的t t接所有低位接所有低位q q的與。的與。減法低位的全為減法低位的全為0，前面的翻轉(zhuǎn)。所以高，前面的翻轉(zhuǎn)。所以高位位t接所有低位接所有低位q的與。的與。第五單元第五單元 觸發(fā)器和時序邏輯電路觸發(fā)器和時序邏輯電路vcc每個cp都接后級的q是為異步cp脈